仅对英特尔可见 — GUID： mcn1426658204474
Ixiasoft
I2C时序特征
| 符号 | 说明 | 标准模式 | 快速模式 | 单位 | ||
|---|---|---|---|---|---|---|
| 最小值 | 最大值 | 最小值 | 最大值 | |||
| Tclk | 串行时钟（SCL）时钟周期 | 10 | — | 2.5 | — | μs |
| tHIGH 97 | SCL高周期 | 4 98 | — | 0.6 99 | — | μs |
| tLOW 100 | SCL低周期 | 4.7 101 | — | 1.3 102 | — | μs |
| tSU;DAT | Setup time for串行数据线(SDA)数据到SCL的建立时间 | 0.25 | — | 0.1 | — | μs |
| tHD;DAT 103 | SCL到SDA数据的保持时间 | 0 | 3.15 | 0 | 0.6 | μs |
| tVD;DAT and tVD;ACK 104 | SCL到SDA输出数据延迟 | — | 3.45 105 | — | 0.9 106 | μs |
| tSU;STA | 一个重复启动条件的建立时间 | 4.7 | — | 0.6 | — | μs |
| tHD;STA | 一个重复启动条件的保持时间 | 4 | — | 0.6 | — | μs |
| tSU;STO | 一个停止条件的建立时间 | 4 | — | 0.6 | — | μs |
| tBUF | 从STOP到START的SDA高脉冲持续时间 | 4.7 | — | 1.3 | — | μs |
| tr 107 | SCL上升时间 | — | 1000 | 20 | 300 | ns |
| tf 107 | SCL下降时间 | — | 300 | 20 × (Vdd / 5.5) 108 | 300 | ns |
| tr 107 | SDA上升时间 | — | 1000 | 20 | 300 | ns |
| tf 107 | SDA下降时间 | — | 300 | 20 × (Vdd / 5.5) 108 | 300 | ns |
图 17. I2C时序图
97 通过使用ic_ss_scl_hcnt 或ic_fs_scl_hcnt寄存器可以调整Tclkhigh。
98 对ic_ss_scl_hcnt建议的最小设置是440。
99 对ic_fs_scl_hcnt建议的最小设置是71。
100 通过使用ic_ss_scl_lcnt 或ic_fs_scl_lcnt寄存器可以调整Tclklow。
101 对ic_ss_scl_lcnt建议的最小设置是500。
102 对ic_fs_scl_lcnt建议的最小设置是141。
103 THD;DAT受上升和下降时间影响。
104 除了SDA保持时间(通过调整ic_sda_hold寄存器进行设置)，tVD;DAT和tVD;ACK也受上升和下降时间影响。
105 使用最大SDA_HOLD = 240，使其在规范内。
106 使用最大SDA_HOLD = 60，使其在规范内。
107 上升和下降时间参数值的大小受外部因素影响，例如： IO驱动器的特征，pull-out阻值和传输线上的总阻抗。
108 Vdd是I2C总线电压。