Intel® Arria® 10器件数据表

ID 683771
日期 5/08/2017
Public
文档目录

走线时序特征

表 75.   Arria® 10器件的走线时序要求

要增加走线带宽,Intel建议在HPS Qsys组件中将走线接口布线到FPGA。FPGA走线接口提供要一个32-bit单数据速率通路,它可以转换成双数据速率,以最小化FPGA I/O的使用。

根据连接到HPS走线接口的走线模块,可能需要包括电路板终端(board termination),以实现最大可能的采样速度。关于终端建议,请参考走线模块数据表。

符号 说明 最小值 典型值 最大值 单位
Tclk CLK时钟周期 10 ns
Tdutycycle CLK最大占空比 45 50 55 %
Td CLK到D0–D3输出数据延迟 -0.5 1 ns
图 25. 走线时序图