使用Altera PDN工具优化供电网络设计

下载
ID 683155
日期 7/08/2015
Public
文档目录
文档目录 x
1. 使用Altera PDN工具优化供电网络设计
1. 使用Altera PDN工具优化供电网络设计 x
1.1. 较差PDN的影响 1.2. PDN电路拓扑 1.3. 估算您FPGA设计的电流要求 1.4. 计算Ztarget 1.5. 设计实例 1.6. PDN设计优化性研究 1.7. 文档修订历史
1.3. 估算您FPGA设计的电流要求 x
1.3.1. FPGA功能块 1.3.2. 时钟频率 1.3.3. GPIO 1.3.4. 收发器 1.3.5. 数据码型
1.6. PDN设计优化性研究 x
1.6.1. 初始叠层输入 1.6.2. 使用正确数目的电源/接地过孔对 1.6.3. 使用正确数目的电源/接地过孔对及分层数 1.6.4. 正确的电源/接地过孔对数目和分层数目 1.6.5. 移动电源到最佳层 1.6.6. 将电源平面和地平面叠层尽可能靠近 1.6.7. 将去耦电容器移动到PCB顶层表面 1.6.8. 使用X2Y去耦电容器 1.6.9. 使用超低ESR大容量电容器 1.6.10. 交换在9层的VCC与在4层的VCC，VCCT_GXB，和VCCR_GXB 1.6.11. 评估可能需要的总电容量 1.6.12. 使用内核时钟频率及电流上升周期参数 1.6.13. 综述设计研究中电容器的节省 1.6.14. 综述摘要 1.6.15. 参考文献
1. 使用Altera PDN工具优化供电网络设计

1.6.14. 综述摘要

针对提供指定PCB配置和FPGA电流要求的PDN设计性能的分析很重要。

可使用准确的电源评估降低您设计中的去耦复杂性。去耦复杂性取决于动态电流的大小，且动态电流在IMax中占有一定百分比。因而，为设计过高估算IMax会导致去耦电容器数目过多。

不过高地估算FPGA电流需求可节省去耦电容器的使用，或者准确使用PDN工具中的x或x/related设置。

在高频优化PDN设计的关键在于尽可能减少寄生电感。增加电源和接地平面对电容也可改善高频性能。降低有效串联电阻有助于改善低频时PDN性能。可通过以下步骤实现：

  • 利用增加连接平面与FPGA的电源和接地过孔数目以降低来自于电源和接地平面对到FPGA的传导电感。
  • 通过将电源和接地平面对移动至更靠近贴装FPGA的PCB表层降低来自电源和接地平面对到FPGA的垂直环路电感。
  • 将去耦电容器放置到最靠近平面的PCB表面以降低来自去耦到电源和接地平面对的垂直环路电感。
  • 使用具有较低贴装电感（Lmnt）的VOS取代VOE电容器贴装
  • 通过减少层间电介质厚度并增加其表面积来提高您电源和接地平面对的层间电感。
  • 使用超低（Effective Series Resistance）ESR大容量电容器以在低频时有所帮助。
  • 考虑使用具有较低ESL的较大过孔降低过孔环路电感。
  • 全部电源连接使用较大直径通洞的过孔以减少过孔电感。微过孔不可用于PDN设计。
  • 使用超低ESL贴装电容器，例如X2Y封装形式取代标准0603，0402或0201封装。

通过使用Core Clock Frequency 和Current Ramp Up Period 参数，才可能降低高频VCC电源并使得VCC电源PDN设计更容易。

使用Altera PDN工具能够评价PDN设计中每次改进的效果。PDN性能中的每次改进都提升了可靠性且通过减少了PCB贴装去耦电容器数目节省了成本。

二级标题

本页面上的信息是否对您有用？

剩余字符数:

反馈消息