仅对英特尔可见 — GUID: jba1434040191239
Ixiasoft
1.6.1. 初始叠层输入
1.6.2. 使用正确数目的电源/接地过孔对
1.6.3. 使用正确数目的电源/接地过孔对及分层数
1.6.4. 正确的电源/接地过孔对数目和分层数目
1.6.5. 移动电源到最佳层
1.6.6. 将电源平面和地平面叠层尽可能靠近
1.6.7. 将去耦电容器移动到PCB顶层表面
1.6.8. 使用X2Y去耦电容器
1.6.9. 使用超低ESR大容量电容器
1.6.10. 交换在9层的VCC与在4层的VCC,VCCT_GXB,和VCCR_GXB
1.6.11. 评估可能需要的总电容量
1.6.12. 使用内核时钟频率及电流上升周期参数
1.6.13. 综述设计研究中电容器的节省
1.6.14. 综述摘要
1.6.15. 参考文献
仅对英特尔可见 — GUID: jba1434040191239
Ixiasoft
1.2. PDN电路拓扑
PDN工具是基于供电网络拓扑的集总等效模型的体现。建模为工具一部分的电路拓扑其图解如下图所示。
从最初的分析来看,稳压器模块(VRM)可被建模为串联电阻器和电感器。在50 KHz以下的低频段,VRM的阻抗非常低并能够响应FPGA的瞬变电流要求。ESR和ESL值可从制造商处获得。在频率高于50 KHz时,VRM阻抗以感应性为主,从而无法满足瞬变电流的要求。板上的分立去耦电容根据自有的寄生属性(RcN, CcN, LcN)和贴装寄生电感(LmntN),可以在低频到高频提供所需的低阻特性。电源-接地夹层间的层电容的电感通常比离散去耦电容器网络的电感低,使得它在较高频时更高效(10 MHz及更高)。去耦电容器的效果受制于PCB传导电感和球栅阵列(BGA)过孔电感,且给定电容器的使用取决于FPGA。 为简化电路拓扑,PDN工具建模PCB传导的离散性,BGA电感,及单个集总电感元件和电阻器的电阻。
图 1. PDN电路拓扑
由此图可清楚看到,提高PCB PDN效率的关键是减少组件贴装电感(Lmnt),寄生电感(Lc)和传导电感(Ls)。本应用笔记将对减少这些电感的方法,以及如何在PDN工具中进行评估提供指导。