使用Altera PDN工具优化供电网络设计

ID 683155
日期 7/08/2015
Public

1.6.12. 使用内核时钟频率及电流上升周期参数

片上噪声可分为两类。高频噪声和低频噪声。高频噪声产生于晶体管切换活动并主要由芯片电容调节。低频噪声产生于平均电流的波动并由封装和PCB去耦电容器调节。平均电流的上升或下降需要一些时间。有一些应用,如,DSP和矩阵操作, 能引起电流在短时间内起伏而普通应用中电流改变需要25个时钟周期或更多才能平复。电流传送时间影响PCB去耦需求且可用于降低目标阻抗。更多详情请参阅改进内核电源PCB去耦中目标阻抗的方法

一些PDN工具variant中允许使用下拉菜单为Core Clock FrequencyCurrent Ramp Up Period参数添加数据。这些值告知工具如何计算瞬变事件的电流上升周期,有时是减少瞬变电流的变化。这些值与该部分时钟运行的速度,以及流水线长度有关。在输入数据中给定一个瞬时变化,并通过流水线中的时钟周期传递计算结果。如果输入数据变化激活一个宽且短的流水线,瞬变电流突发。这样会导致许多正在使用的逻辑元件出现大的电流变化。如果流水线窄而长,那么电流使用中的整体变化成比例变小。

您可把Core Clock Frequency参数设置为HighMediumLow,或Custom设置输入频率。Custom选项允许您输入指定的输入频率。

Current Ramp Up Period参数允许您指定流水线消耗的时钟周期数。可选择HighMediumLow,或Custom设置。Altera推荐使用较小值,除非您已经在Quartus中输入了完整的设计并确定了精确值。

使用Core Clock FrequencyCurrent Ramp Up Period参数的作用是降低较高频时的目标阻抗,以便电流上升并容易达到目标阻抗。

本实例中,输入一个Medium 300MHz Core Clock Frequency和一个Low 25时钟周期Current Ramp Up Period ,需满足的VCC电源去耦电容器数目从301减少到37。

下图显示了VCC电源所需的电容器和阻抗曲线。

图 27. 使用内核时钟频率和电流上升周期参数时,VCC电源电容器和PDN性能

把VCC电源电容器数目从301减少到37是一次显著的提高。Core Clock Frequency Current Ramp Up Period 参数可运用于本应用笔记的流程初期,但要达到这样的降低效果一般需要先优化PDN效率。

在这个具有已估算电流需求的PCB中,VCC,VCCT_GXB,和VCCR_GXB电源此时由一个有效且可接受的去耦方案去耦。