仅对英特尔可见 — GUID： jba1435006412949
Ixiasoft
1.6.1. 初始叠层输入
1.6.2. 使用正确数目的电源/接地过孔对
1.6.3. 使用正确数目的电源/接地过孔对及分层数
1.6.4. 正确的电源/接地过孔对数目和分层数目
1.6.5. 移动电源到最佳层
1.6.6. 将电源平面和地平面叠层尽可能靠近
1.6.7. 将去耦电容器移动到PCB顶层表面
1.6.8. 使用X2Y去耦电容器
1.6.9. 使用超低ESR大容量电容器
1.6.10. 交换在9层的VCC与在4层的VCC，VCCT_GXB，和VCCR_GXB
1.6.11. 评估可能需要的总电容量
1.6.12. 使用内核时钟频率及电流上升周期参数
1.6.13. 综述设计研究中电容器的节省
1.6.14. 综述摘要
1.6.15. 参考文献
仅对英特尔可见 — GUID： jba1435006412949
Ixiasoft
1.6.13. 综述设计研究中电容器的节省
本设计研究演示了PDN运行中的改进（如下），以及PCB贴装去耦电容器数目的减少。
| PDN设计阶段 |
VCC Feffective (MHz) |
所需的VCC Caps |
VCCR_GXB Caps |
VCCT_GXB Caps |
|---|---|---|---|---|
| 原始叠层，所有电源在L18，# PWR/GND vias = 50 |
10.62 |
>301 |
>301 |
>301 |
| 已更正的# PWR/GND过孔和分层号 已减低用于VCC传导电感 已增加用于VCCR_GXB & VCCT_GXB 的传导电感 已减低用于VCC，VCCR_GXB，VCCT_GX 的垂直电感 |
30.68 |
>301 |
>301 |
>301 |
| 移动电源来优化分层使更靠近FPGA放置从而减低垂直电感 |
35.61 |
>301 |
>301 |
>301 |
| 将平面移动至相互靠近以提高高频电容 |
36.71 |
>301 |
>301 |
239 |
| 将去耦电容放置到顶层表面以减少垂直电感 |
36.71 |
>301 |
255 |
180 |
| 使用低ESL X2Y caps以减少电容贴装电感 |
36.71 |
>301 |
28 |
22 |
| 使用低ESR大容量caps以提高低频性能 |
36.71 |
>301 |
23 |
17 |
| 使用内核时钟频率和电流上升周期参数减少VCC高频需求 |
36.71 |
37 |
23 |
17 |
以下图表对比PDN工具原始（左）和最终（右）需要用于VCC，VCCT_GXB，和VCCR_GXB电源的电容器数目。
图 28. 在原始（左）和最终（右）PDN设计间，对比VCC，VCCT_GXB，和VCCR_GXB电源所需要的电容器
以下图表对比VCC，VCCT_GXB，和VCCR_GXB电源的原始（顶行）性能与最终（底行）PDN性能。
图 29. 原始（顶行）与最终（底行）VCC，VCCT_GXB，VCCR_GXB电源性能对比
本页面上的信息是否对您有用？
反馈消息
剩余字符数: