仅对英特尔可见 — GUID: jbr1411505617099
Ixiasoft
2.1. 接口规划概述
设计综合后,使用Interface Planner快速定义一个合法的器件平面图。
图 7. Interface Planner简化合法布局
Intel® FPGA包含内核和外围器件位置。器件内核位置是自适应查找表(ALUT),内核触发器,RAM和数字信号处理器(DSP)。器件外围位置包括I/O单元,锁相环(PLL),时钟缓冲器和硬核处理器系统(HPS)。
Intel® FPGA在器件外围包含了很多硅功能,例如:硬核PCI Express® IP core,高速收发器,硬核存储器接口电路和嵌入式处理器。这些外围单元之间的相互作用可能很复杂。Interface Planner简化了这种复杂性,并使您能够快速可视化和布局I/O接口和外围单元,例如:
- I/O单元
- LVDS接口
- PLL
- 时钟
- 硬接口IP Core
- 高速收发器
- 硬盘存储器接口IP Core
- 嵌入式处理器
初始化之后,Interface Planner显示工程的逻辑层次结构,后综合(post-synthesis)设计单元和Fitter创建的设计单元,以及目标器件位置。GUI支持在平面图中布局设计单元的多种方法。在平面图中布局单元时,Fitter实时验证合法性以确保与最终实现的准确关联。
相关信息