Intel® Quartus® Prime Pro Edition User Guide: 设计约束

ID 683143
日期 10/16/2019
Public
文档目录

3.4.2.3. 覆盖默认的I/O管脚分析

您可以覆盖默认的管脚I/O分析,以满足I/O规则异常,例如分析VREF或无效管脚。

每个器件都包含VREF引脚,每个管脚都支持一个或多个I/O管脚。VREF管脚及其I/O管脚组成一个VREF bank。VREF管脚通常是使用VREF I/O标准分配的输入,例如HSTL和SSTL类型I/O标准。相反,VREF输出不需要VREF管脚。当参考电压输入存在于VREF bank时,此VREF bank中只能存在一定数量的输出。I/O分配分析将由不同输出使能控制的双向信号视为独立输出使能。

对双向信号分配Output Enable Group选项,将信号作为单一输出使能组进行分析,操作步骤如下:

  1. 要在Pin Planner中访问此分分配,请右键点击All pins列表,然后点击Customize Columns
  2. Available columns下,将Output Enable Group添加到Show these columns in this order。此列出现在All Pins列表中。
  3. 为在相同方向上驱动的所有信号集的Output Enable Group分配输入相同的整数值。