Intel® Quartus® Prime Pro Edition User Guide: 设计约束

下载 PDF
ID 683143
日期 10/16/2019
Public
文档目录
文档目录 x
1. 限制设计 2. 接口规划 3. 管理器件I/O管脚 A. Intel® Quartus® Prime Pro Edition用户指南
1. 限制设计 x
1.1. 在GUI中指定设计约束设计 1.2. 使用Tcl脚本约束设计 1.3. 一个完全迭代的脚本流程 1.4. 约束设计修订历史
1.1. 在GUI中指定设计约束设计 x
1.1.1. 全局约束和分配 1.1.2. 节点，实体和实例级约束 1.1.3. Intel® Quartus® Prime GUI的组件之间的探测 1.1.4. 在GUI中指定时序约束
1.1.2. 节点，实体和实例级约束 x
1.1.2.1. 在Assignment Editor中指定特定实例约束 1.1.2.2. 指定多维总线约束 1.1.2.3. 在Pin Planner中指定I/O约束 1.1.2.4. 在Interface Planner中的规划接口约束 1.1.2.5. 使用Chip Planner调整约束 1.1.2.6. 使用Design Partition Planner对设计进行约束
1.2. 使用Tcl脚本约束设计 x
1.2.1. 创建一个工程并应用约束 1.2.2. 分配一个管脚 1.2.3. 生成 Intel® Quartus® Prime设置文件 1.2.4. Synopsys* Design Constraint (.sdc)文件 1.2.5. Tcl-only脚本流程
1.2.5. Tcl-only脚本流程 x
1.2.5.1. Tcl-only Timing Analysis
2. 接口规划 x
2.1. 接口规划概述 2.2. 使用Interface Planner 2.3. Interface Planner用户接口控制 2.4. Interface Planner报告 2.5. 接口规划修订历史
2.2. 使用Interface Planner x
2.2.1. 步骤1：设置和综合工程 2.2.2. 步骤2：初始化Interface Planner 2.2.3. 步骤3：使用工程分配更新规划 2.2.4. 步骤4：规划外围布局 2.2.5. 步骤5：报告布局数据 2.2.6. 步骤6：验证和导出规划约束
2.2.4. 步骤4：规划外围布局 x
2.2.4.1. 布局时钟网络 2.2.4.2. 保存和加载平面图
2.3. Interface Planner用户接口控制 x
2.3.1. 流程控制(Flow Controls) 2.3.2. Home选项卡控制 2.3.3. Assignments选项卡控制 2.3.4. Plan选项卡控制 2.3.5. Reports选项卡控制
2.4. Interface Planner报告 x
2.4.1. 报告汇总 2.4.2. 报告管脚 2.4.3. 报告HSSI通道 2.4.4. 报告时钟 2.4.5. 报告外围位置 2.4.6. 报告单元连接性 2.4.7. Report Instance Assignments(报告实例分配)
3. 管理器件I/O管脚 x
3.1. I/O规划概述 3.2. 分配I/O管脚 3.3. 导入和导出I/O管脚分配 3.4. 验证管脚分配 3.5. 验证I/O时序 3.6. 查看布线和时序延迟 3.7. 脚本编写API 3.8. 管理器件I/O管脚修订历史
3.1. I/O规划概述 x
3.1.1. 基本I/O规划流程 3.1.2. 集成PCB设计工具 3.1.3. Intel器件术语
3.2. 分配I/O管脚 x
3.2.1. 分配给独占管脚组(Assigning to Exclusive Pin Groups) 3.2.2. 分配摆率和驱动强度 3.2.3. 分配差分管脚 3.2.4. 使用Tcl命令输入管脚分配 3.2.5. 在HDL代码中输入管脚分配
3.2.3. 分配差分管脚 x
3.2.3.1. 覆盖差分管脚上的I/O布局规则
3.2.5. 在HDL代码中输入管脚分配 x
3.2.5.1. 使用低级I/O原语
3.3. 导入和导出I/O管脚分配 x
3.3.1. PCB工具的导入和导出 3.3.2. 移植分配到另一个目标器件
3.4. 验证管脚分配 x
3.4.1. I/O分配验证规则 3.4.2. I/O分配分析(I/O Assignment Analysis) 3.4.3. 了解I/O分析报告
3.4.2. I/O分配分析(I/O Assignment Analysis) x
3.4.2.1. 没有设计文件的早期I/O分配分析 3.4.2.2. 使用设计文件的I/O分配分析 3.4.2.3. 覆盖默认的I/O管脚分析
3.5. 验证I/O时序 x
3.5.1. 运行高级I/O时序 3.5.2. 通过容性负载调整I/O时序和功耗
3.5.1. 运行高级I/O时序 x
3.5.1.1. 电路板走线模型 3.5.1.2. 定义电路板走线模型 3.5.1.3. 修改电路板走线模型 3.5.1.4. 指定近端与远端I/O时序分析 3.5.1.5. 高级I/O时序分析报告
3.7. 脚本编写API x
3.7.1. 生成映射的网表 3.7.2. 保留管脚 3.7.3. 设置位置 3.7.4. Exclusive I/O Group 3.7.5. 摆率和驱动强度
1. 限制设计
2. 接口规划
3. 管理器件I/O管脚
A. Intel® Quartus® Prime Pro Edition用户指南

2.2.4. 步骤4：规划外围布局

在Flow控制上点击Plan Design，在设计外围中的合法位置对IP core和其他设计单位进行交互式地布局。Plan选项卡显示工程设计单元的列表以及目标器件体系结构的图形抽象。

为提高效率，请按以下顺序在Interface Planner中布局设计单元：

  1. 对具有已知特定位置要求的所有I/O管脚或者单元进行布局，例如PLL。
  2. 对于所有已知的外围接口IP进行布局。
  3. (可选)对所有剩余的未布局的单元进行布局。

使用以下控制在Interface Planner平面图中布局设计单元：

  1. 在Design Element列表中定位想要布局的设计单元。您可以按名称，IP，布局状态，I/O和其他条件来搜索和过滤列表。
  2. 要自定义设计单元颜色编码定义，请单击Highlight列。
    图 13.  Interface Planner (Plan Tab)
  3. 使用以下任何方法在平面图中布局设计单元：
    • 将Design Elements列表中的单元拖放到Chip或者Package视图中的可用器件资源上。使用Ctrl+Click在Chip或者Package视图上进行拖动并平移。由于Interface Planner计算合法位置，因此拖动时可能会有一些延迟。
    • 要使Interface Planner能够在一个合法位置对一个未布局的设计单元进行布局，请右键点击并选择Autoplace Selected。您必须对所有未布局的时钟使用Autoplace Selected。
    • 点击Design Elements旁边的按钮，显示一列Legal Locations(合法位置)。点击列表中的任何合法位置以在平面图中高显此位置。双击列表中的任何位置以在此位置布局单元。
    图 14. 列出合法位置
  4. 如果要回到规划变更的前一步或者下一步，请点击Undo或者Redo按钮。
  5. 要可视化并遍历设计连接性(例如，查看参考时钟管脚和PLL的驱动目标单元)，请选择任何设计单元，然后单击Link Info选项卡。单击Back和Forward按钮以遍历设计连接。
  6. 要生成一个显示Fitter所要求的布局位置的报告，请选择一个设计单元并点击Report Placeability of Selected Element。
图 15. 遍历连接性的Link Info选项卡
注： 直到将生成的接口规划约束应用到您的工程中，在Interface Planner中所作的变更才会应用到 Intel® Quartus® Prime工程。

本章节内容
布局时钟网络
保存和加载平面图

相关信息
二级标题