仅对英特尔可见 — GUID: moe1523023793646
Ixiasoft
1.2. 生成设计
使用 Intel® Quartus® Prime软件中的HDMI Intel® FPGA IP parameter editor生成设计示例。
图 3. 生成设计流程
- 创建一个面向 Intel® Stratix® 10 器件系列的工程并选择所需的器件。
- 在IP Catalog中,双击 HDMI Intel® FPGA IP 。会出现New IP Variant或者New IP Variation窗口。
- 对custom IP variation (自定义IP类别)指定一个顶层名称。参数编辑器将此IP更改的设置保存在名为<your_ip>.ip的文件中。
- 点击OK。出现参数编辑器。
- 在IP选项卡上,对TX以及RX所需的参数进行配置。
- 打开Support FRL参数将会在FRL模式下生成HDMI 2.1设计示例。关闭该参数将会生成无FRL的HDMI 2.1设计示例。
- 在Design Example选项卡上,选择Stratix 10 HDMI RX-TX Retransmit。
- 选择Simulation来生成测试平台,并选择Synthesis来生成硬件设计示例。
您必须至少选择其中一个选项来生成设计示例文件。如果两者都选,那么生成设计示例文件的时间会更长。
- 对于Generate File Format,选择Verilog或者VHDL。
- 对于Select Board,选择相应的开发套件。如果电路板版本与默认目标器件的等级不匹配,那么可以通过Change Target Device参数更改目标器件。对于Stratix 10 GX FPGA L-tile Development Kit,默认器件是1SG280LU2F50E2VG,对于Stratix 10 GX FPGA H-tile Development Kit,默认器件是1SG280HU2F50E2VG。
- 点击Generate Example Design。