仅对英特尔可见 — GUID: irx1579510323628
Ixiasoft
4.3.2. 生成设计
设置硬件后,您需要生成设计。
开始之前,请确保在 Intel® Quartus® Prime Pro Edition软件中安装HDCP功能。
- 点击Tools > IP Catalog,然后选择 Intel® Stratix® 10 作为目标器件系列。
注: HDCP设计示例仅支持 Intel® Arria® 10和 Intel® Stratix® 10器件。
- 在IP Catalog中,找到并双击HDMI Intel® FPGA IP。出现New IP variation窗口。
- 对您的自定义IP变体指定一个顶层名称。参数编辑器将此IP变体设置保存于名为 <your_ip>.qsys或者 <your_ip>.ip的文件中。
- 点击OK。出现参数编辑器。
- 在IP选项卡上,对TX和RX配置所需的参数。
- 开启Support HDCP 1.4或者Support HDCP 2.3参数以生成HDCP设计示例。
- 如果要将HDCP产品密钥以加密的格式存储在外部闪存或EEPROM中,那么需要开启Support HDCP Key Management参数。否则,关闭Support HDCP Key Management参数以将HDCP产品密钥以纯格式(plain format)存储在FPGA中。
- 在Design Example选项卡上,选择 Stratix 10 HDMI RX-TX Retransmit。
- 选择Synthesis生成硬件设计示例。
- 对于Generate File Format,选择Verilog或者VHDL。
- 对于Select Board,选择相应的开发套件。如果电路板版本与默认目标器件的等级不匹配,那么可以通过Change Target Device参数更改目标器件。对于Stratix 10 GX FPGA L-tile Development Kit,默认器件是1SG280LU2F50E2VG,对于Stratix 10 GX FPGA H-tile Development Kit,默认器件是1SG280HU2F50E2VG。
- 点击Generate Example Design,生成工程文件和软件Executable and Linking Format (ELF)编程文件。