仅对英特尔可见 — GUID: mcn1424848936590
Ixiasoft
1.1. 28-nm器件中的小数分频PLL重配置
28-nm器件中的fPLL也支持整数PLL。fPLL对器件时钟管理、外部系统时钟管理以及高速I/O接口提供了可靠的时钟管理与综合。
28-nm器件中的fPLL支持动态重配置。当器件处于用户模式时,可以实时下载一个新的fPLL配置,而无需重配置整个FPGA。
下面是使用动态重配置IP内核时可实时重配置的fPLL组件:
- 后缩放输出计数器(C)
- 反馈计数器(M)
- 预缩放计数器(N)
- 电荷泵电流(ICP)和环路滤波器组件(R, C)
注: Intel® Quartus® Prime 12.0和后续版本支持ICP、R和C重配置。
- 每个计数器的动态相移
- 三角积分调制器(DSM)的小数分频除法(MFRAC)
在多个频率上进行操作的应用可以受益于实时fPLL重配置。fPLL重配置在原型开发环境中也有益,使您能够扫描fPLL输出频率,并在设计的任何阶段调整时钟输出相位。您也可以利用这一特性,通过更改输出时钟相移来实时调整clock-to-out (tCO)延迟。