AN 661: 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置

下载 PDF
ID 683640
日期 10/14/2019
Public
文档目录
文档目录 x
1. 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置
1. 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置 x
1.1. 28-nm器件中的小数分频PLL重配置 1.2. Intel® Quartus® Prime软件中的小数分频PLL动态相移 1.3. 设计考量 1.4. 使用设计实例 1.5. 教程演练 1.6. AN 661: 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置文档修订历史
1.1. 28-nm器件中的小数分频PLL重配置 x
1.1.1. 使用 Intel® Quartus® Prime软件在28-nm器件上实现小数分频PLL重配置
1.1.1. 使用 Intel® Quartus® Prime软件在28-nm器件上实现小数分频PLL重配置 x
1.1.1.1. Altera PLL和Altera PLL Reconfig IP内核之间的连接性 1.1.1.2. 连接Altera PLL和Altera PLL Reconfig IP内核 1.1.1.3. Altera PLL Reconfig IP内核中的Avalon-MM信号 1.1.1.4. 寄存器和计数器设置 1.1.1.5. 使用Avalon-MM接口重配置小数分频PLL设置 1.1.1.6. .mif流重配置
1.1.1.4. 寄存器和计数器设置 x
1.1.1.4.1. 小数分频PLL动态重配置寄存器和设置 1.1.1.4.2. 读操作期间的计数器地址和位设置 1.1.1.4.3. 动态相移计数器和cnt_select (Dynamic_Phase_Shift[20:16])位设置
1.1.1.5. 使用Avalon-MM接口重配置小数分频PLL设置 x
1.1.1.5.1. 使用Avalon-MM接口的动态重配置的波形实例
1.1.1.6. .mif流重配置 x
1.1.1.6.1. 将 Intel® Quartus® Prime软件生成的两个.mif文件连接在一起 1.1.1.6.2. 使用Altera PLL Reconfig IP内核的.mif流重配置 1.1.1.6.3. .mif文件格式 1.1.1.6.4. .Mif流重配置操作码
1.2. Intel® Quartus® Prime软件中的小数分频PLL动态相移 x
1.2.1. 使用Altera PLL IP内核执行动态相移 1.2.2. 使用Altera PLL Reconfig IP内核执行动态相移
1.2.1. 使用Altera PLL IP内核执行动态相移 x
1.2.1.1. 使用Altera PLL IP内核的动态相移的波形实例 1.2.1.2. Altera PLL IP内核中的动态相移信号 1.2.1.3. 逻辑计数器位设置
1.2.2. 使用Altera PLL Reconfig IP内核执行动态相移 x
1.2.2.1. 使用Altera PLL Reconfig IP内核的动态相移的波形实例
1.4. 使用设计实例 x
1.4.1. 软件要求 1.4.2. 设计实例1：使用Altera PLL Reconfig IP内核的PLL重配置对M、N和C计数器进行重配置 1.4.3. 设计实例2：使用Altera PLL Reconfig IP内核的PLL重配置来执行动态相移 1.4.4. 设计实例3：使用Qsys设计流程的Altera PLL Reconfig IP内核的PLL重配置 1.4.5. 设计实例4：使用Altera PLL IP内核的动态相移 1.4.6. 设计实例5：.mif流重配置
1.4.4. 设计实例3：使用Qsys设计流程的Altera PLL Reconfig IP内核的PLL重配置 x
1.4.4.1. Qsys系统和组件 1.4.4.2. Qsys的主要菜单命令 1.4.4.3. Qsys的子菜单命令
1.5. 教程演练 x
1.5.1. 创建一个新的 Intel® Quartus® Prime工程 1.5.2. 创建Qsys系统 1.5.3. 创建顶层设计文件 1.5.4. 结合Nios II SBT for Eclipse 1.5.5. 在硬件上验证设计
1.5.4. 结合Nios II SBT for Eclipse x
1.5.4.1. 添加测试码(Test Code)到Nios II SBT for Eclipse 1.5.4.2. 建立Nios II Project Settings
1.5.5. 在硬件上验证设计 x
1.5.5.1. 编译工程 1.5.5.2. 下载目标文件(Object File) 1.5.5.3. 使用Nios II SBT for Eclipse验证软件
1. 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置

1.6. AN 661: 使用Altera PLL和Altera PLL Reconfig IP内核实现小数分频PLL重配置文档修订历史

文档版本 修订内容
2019.10.14 在Fractional PLL Dynamic Reconfiguration Registers and Settings表中添加了VCO Post Divide Counter Setting寄存器的注释。
2019.04.03
  • 将"VCO DIV Setting"更改成"VCO Post Divide Counter Setting"，在Fractional PLL Dynamic Reconfiguration Registers and Settings表中更新了对应的计数器比特设置。
  • 将Quartus II修改成Quartus Prime。
2018.11.29 修复了设计示例断开的链接，并更正了设计文件的文件名。
日期 版本 修正内容
2016年5月 2016.05.02
  • 更新了Altera PLL Reconfig IP内核表中Avalon-MM信号的mgmt_reset信号的说明。
  • 更新了小数分频PLL动态重配置寄存器和设置表中M计数器小数分频值(K)的MFRAC公式。
  • 更新了使用Avalon-MM接口部分的动态重配置的波形实例的MFRAC和C0计数器值。
  • 更新了使用areset信号重新同步小数分频PLL的设计考量。
2015年5月 2015.05.04
  • 重新整理了文档。
  • 对Altera PLL IP Core部分的动态相移信号中的逻辑计数器和物理计数器添加了注释。
  • 添加了指令，将Quartus® II软件使用.tcl脚本生成的两个.mif文件连接在一起。
  • 添加了设计实例5：.mif流重配置。
2014年8月 3.1
  • 在第4页表2中将C_counter[18:22]更改成C_counter[22:18]。
2013年11月 3.0
  • 在第4页表2中添加了注释，声明M、N、C计数器的旁路使能位、偶数分频位和奇数分频位仅支持写操作。
  • 更新了第4页表2以包括VCO DIV设置的信息。
  • 在第12页上添加了“MIF流”。
  • 按照GUI中的命名，将ALTERA_PLL更改成Altera PLL。
  • 按照GUI中的命名，将ALTERA_PLL_RECONFIG更改成Altera PLL Reconfig。
  • 在第20页的“设计实例4”上添加一个警告注释，注明由于IP从物理计数器更新为逻辑计数器，该设计实例仅在Quartus® II 13.1及后续版本中得到支持。
  • 更新了第13页的“MIF文件格式”，通过用户他们也可以构建自己的.mif文件。
  • 更新了第4页表2以包括MIF基地址的信息。
  • 更新了第9页图3。
  • 更新了第3页表1的mgmt_waitrequest信息。
  • 移除了第11页图4、第12页图5、第13页图6、第14页图7、第15页图8、第16页图9和第17页图10。
  • 由于IP从物理计数器更新为逻辑计数器，更新了第9页“使用Altera PLL IP内核执行动态相移”部分。
2012年10月 2.0
  • 更新了第1页的“28-nm器件中的小数分频PLL重配置”。
  • 更新了第3页表1、第4页表2。
  • 添加了第6页表3、第19页表10。
  • 添加了第11页图4、第12页图5、第13页图6、第14页图7、第15页图8、第16页图9、第17页图10。
  • 在第9页的“Performing Dynamic Phase Shifting with the Altera PLL IP core”中添加了关于使用ALTERA_PLL IP core执行动态相移的信息。
  • 添加了新的设计实例，并在第21页上添加了“设计实例4”作为参考。
2012年5月 1.1 更新了第18页的“设计考量”。
2012年2月 1.0 首次发布。
二级标题