仅对英特尔可见 — GUID: mcn1424934595997
Ixiasoft
1.1.1.3. Altera PLL Reconfig IP内核中的Avalon-MM信号
Altera PLL Reconfig IP内核的控制接口是一个Avalon®-MM从接口,它是由主用户逻辑控制的。外部用户逻辑使用这些Avalon端口直接重配置小数分频PLL设置。
端口 | 方向 | 说明 |
---|---|---|
mgmt_read_data[31:0] | 输出 | 置位mgmt_read信号时,从Altera PLL Reconfig IP内核中读取的数据。 |
mgmt_write_data[31:0] | 输入 | 置位mgmt_write信号时,写入到Altera PLL Reconfig IP内核的数据。 |
mgmt_address[5:0] | 输入 | 对读或写操作指定存储器映射寄存器的地址。 |
mgmt_read | 输入 | 有效高电平信号。置位表示一个读操作。出现时,可以在mgmt_read_data总线上读取数据。 |
mgmt_write | 输入 | 有效高电平信号。置位表示一个写操作。出现时,mgmt_write_data总线要求写入数据。 |
mgmt_reset | 输入 | 有效高电平信号,将全部PLL设置复位到它们的初始.sof文件值。 |
mgmt_waitrequest | 输出 | 有效高电平信号。当Altera PLL Reconfig IP内核置位该信号时,IP内核忽略读或写操作。 |