英特尔® Agilex™ 7 FPGA和SoC器件概述

下载 PDF
ID 683458
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔 Agilex 7 FPGA和SoC的概述 2. 英特尔 Agilex 7 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块 5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器 6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP 7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络 8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O 9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL 10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 11. 英特尔 Agilex 7 SoC中的硬核处理器系统 12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器 14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块 15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM 17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置 18. 英特尔 Agilex 7 FPGA和SoC的器件安全性 19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔 Agilex 7 FPGA和SoC的电源管理 21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具 22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史
1. 英特尔 Agilex 7 FPGA和SoC的概述 x
1.1. 英特尔 Agilex 7 FPGA和SoC中的主要功能和创新 1.2. 英特尔 Agilex 7 FPGA和SoC结构图 1.3. 英特尔 Agilex 7 FPGA和SoC特性汇总 1.4. 英特尔 Agilex 7 SoC的额外功能
2. 英特尔 Agilex 7 FPGA和SoC系列规划 x
2.1. 英特尔 Agilex 7 FPGA和SoC F系列 2.2. 英特尔 Agilex 7 FPGA和SoC I系列 2.3. 英特尔 Agilex 7 FPGA和SoC M系列 2.4. 可用选项
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 x
12.1. E-Tile收发器 12.2. P-Tile收发器 12.3. F-Tile收发器 12.4. R-Tile收发器
12.1. E-Tile收发器 x
12.1.1. E-Tile收发器中的PMA特性 12.1.2. E-Tile收发器中的PCS特性
1. 英特尔 Agilex 7 FPGA和SoC的概述
2. 英特尔 Agilex 7 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块
5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器
6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP
7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络
8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O
9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口
11. 英特尔 Agilex 7 SoC中的硬核处理器系统
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器
13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器
14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块
15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM
17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置
18. 英特尔 Agilex 7 FPGA和SoC的器件安全性
19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔 Agilex 7 FPGA和SoC的电源管理
21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具
22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史

3. 第二代英特尔 Hyperflex 内核架构

英特尔 Agilex 7 FPGA和SoC基于一个具有第二代英特尔 Hyperflex 内核架构特性的内核结构。
表 19.   英特尔 Hyperflex 内核架构的优势下表列出了英特尔 Hyperflex 内核架构的一些优势。
优势 描述
更高的吞吐量

在上一代高端FPGA的设计中，实现了平均50%更高的内核时钟频率性能，并取得吞吐量方面的

提高了电源效率 利用缩小的IP尺寸，将以前跨越多个器件的设计整合到一个器件中。与上一代器件相比，这种整合可减少40%的功耗需求。
更强的设计功能性 使用更快的时钟频率来减少总线宽度和缩小IP尺寸。减少的总线宽度和IP尺寸可释放额外的FPGA资源，以添加更强大的功能性。
提升设计人员的生产力 通过使用Hyper-Aware设计工具来减少布线拥塞和设计迭代，从而实现性能上的提升，同时获得更大的时序裕量用于更快速的时序收敛。

除了传统的ALM用户寄存器，英特尔 Hyperflex 内核架构还添加了称为Hyper-Registers的可旁路寄存器：

  • 分布在整个FPGA架构中。
  • 在每个互连布线段和所有功能模块的输入端都有该寄存器。
图 4. 可旁路的超级寄存器（Hyper-Register）

在第二代英特尔 Hyperflex 内核架构中，英特尔优化了寄存器的数量，以改善时序收敛时间和提高架构面积利用率。

图 5.  英特尔 Hyperflex 内核架构

Hyper-Register使您能够使用关键设计技术来实现内核性能上的提升。如果您采用了这些设计技术，Hyper-Aware设计工具会自动利用Hyper-Register达到最大的内核时钟频率：

  • 精细粒度的Hyper-Retiming可消除关键路径
  • 零延迟超级流水线（Zero-latency Hyper-Pipelining）可消除布线延迟
  • 灵活的Hyper-Optimization可实现同类型产品中的最佳性能
二级标题