英特尔® Agilex™ 7 FPGA和SoC器件概述

下载 PDF
ID 683458
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔 Agilex 7 FPGA和SoC的概述 2. 英特尔 Agilex 7 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块 5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器 6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP 7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络 8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O 9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL 10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 11. 英特尔 Agilex 7 SoC中的硬核处理器系统 12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器 14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块 15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM 17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置 18. 英特尔 Agilex 7 FPGA和SoC的器件安全性 19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔 Agilex 7 FPGA和SoC的电源管理 21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具 22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史
1. 英特尔 Agilex 7 FPGA和SoC的概述 x
1.1. 英特尔 Agilex 7 FPGA和SoC中的主要功能和创新 1.2. 英特尔 Agilex 7 FPGA和SoC结构图 1.3. 英特尔 Agilex 7 FPGA和SoC特性汇总 1.4. 英特尔 Agilex 7 SoC的额外功能
2. 英特尔 Agilex 7 FPGA和SoC系列规划 x
2.1. 英特尔 Agilex 7 FPGA和SoC F系列 2.2. 英特尔 Agilex 7 FPGA和SoC I系列 2.3. 英特尔 Agilex 7 FPGA和SoC M系列 2.4. 可用选项
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 x
12.1. E-Tile收发器 12.2. P-Tile收发器 12.3. F-Tile收发器 12.4. R-Tile收发器
12.1. E-Tile收发器 x
12.1.1. E-Tile收发器中的PMA特性 12.1.2. E-Tile收发器中的PCS特性
1. 英特尔 Agilex 7 FPGA和SoC的概述
2. 英特尔 Agilex 7 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块
5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器
6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP
7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络
8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O
9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口
11. 英特尔 Agilex 7 SoC中的硬核处理器系统
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器
13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器
14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块
15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM
17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置
18. 英特尔 Agilex 7 FPGA和SoC的器件安全性
19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔 Agilex 7 FPGA和SoC的电源管理
21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具
22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史

2.3. 英特尔 Agilex 7 FPGA和SoC M系列

表 13.   M系列FPGA器件系列规划—内核特性此表中的值是最大资源或性能。
器件 逻辑单元 自适应逻辑模块 M20K MLAB HBM2E DRAM (GB) DSP 加密模块
数量 容量(Mb) 数量 容量(Mb) 数量 18x19乘法器
AGM 032 3,245,000 1,100,000 15,932 311 55,000 33 16 / 32 9,375 18,750 —
AGM 039 3,851,520 1,305,600 18,960 370 65,280 40 16 / 32 12,300 24,600 —
表 14.   M系列FPGA器件系列规划—收发器和HPS此表中的值是最大资源或性能。
器件

CXL* 通道

F-Tile R-Tile

HPS
收发器通道

Ethernet模块

21

PCIe* 控制器

22

PCIe* 23/

CXL* 24控制器

FGT 25 FHT 26
32 Gbps

NRZ

 58 Gbps

PAM4

 58 Gbps

NRZ

 116 Gbps

PAM4
AGM 032 1627

64

 48

8

 8 4 28 4 29 1 Yes
AGM 039 1627

64

 48

8

 8 4 28 4 29 1 Yes
表 15.   包含F-Tile的M系列FPGA封装读表示例：在AGM 032的3184B封装中，有720个GPIO，其中360个是LVDS。有四个F-Tile，包含FGT通道的F-Tile最多支持总共64× 32 Gbps NRZ或者48× 58 Gbps PAM4，包含FHT通道的F-Tile最多支持总共8× 58 Gbps NRZ或者8× 116 Gbps PAM4。
器件 封装

(网格阵列：六角形)
3184B

(56 mm × 45 mm)

0.92 mm pitch
GPIO LVDS F-Tile ×4
FGT FHT

32 Gbps

NRZ

58 Gbps

PAM4

58 Gbps

NRZ

116 Gbps

PAM4
AGM 032 720 360 64 48 8 8
AGM 039 720 360 64 48 8 8
表 16.  包含F-Tile和R-Tile的M系列FPGA封装读表示例：在AGM 032的3687A封装中，有768个GPIO，其中384个是LVDS。有三个F-Tile，包含FGT通道的F-Tile最多支持48× 32 Gbps NRZ或者36× 58 Gbps PAM4，包含FHT通道的F-Tile最多支持8× 58 Gbps NRZ或者8× 116 Gbps PAM4。有一个R-Tile支持每个通道高达32 Gbps上的最多16× PCIe* ，或者16× CXL* 通道。
器件 封装

(网格阵列：六角形)
3687A

(56 mm × 52.5 mm)

0.92 mm pitch

GPIO LVDS F-Tile ×3 R-Tile ×1
FGT FHT

32 Gbps

PCIe*

CXL*

32 Gbps

NRZ

58 Gbps

PAM4

58 Gbps

NRZ

116 Gbps

PAM4
AGM 032 768 384 48 36 8 8 16 16
AGM 039 768 384 48 36 8 8 16 16
表 17.  包含F-Tile和HBM2E的M系列FPGA封装读表示例：在AGM 032的4700B封装中，有768个GPIO，其中384个是LVDS。有三个F-Tile，包含FGT通道的F-Tile最多支持64× 32 Gbps NRZ或者48× 58 Gbps PAM4，包含FHT通道的F-Tile最多支持8× 58 Gbps NRZ或者8× 116 Gbps PAM4。这些器件可提供16 GB或者32 GB封装内HBM2E存储器。
器件 封装

(网格阵列：六角形)
4700B

(56 mm × 66 mm)

0.92 mm pitch
GPIO LVDS F-Tile ×3 HBM2E (GB)
FGT FHT

32 Gbps

NRZ

58 Gbps

PAM4

58 Gbps

NRZ

116 Gbps

PAM4
AGM 032 768 384 64 48 8 8 16 / 32
AGM 039 768 384 64 48 8 8 16 / 32
表 18.  包含F-Tile、R-Tile和HBM2E的M系列FPGA封装读表示例：在AGM 032的4700A封装中，有768个GPIO，其中384个是LVDS。有三个F-Tile，包含FGT通道的F-Tile最多支持48× 32 Gbps NRZ或者36× 58 Gbps PAM4，包含FHT通道的F-Tile最多支持8× 58 Gbps NRZ或者8× 116 Gbps PAM4。有一个R-Tile支持每个通道高达32 Gbps上的最多16× PCIe* 。这些器件可提供16 GB或者32 GB封装内HBM2E存储器。
器件 封装

(网格阵列：六角形)
4700A

(56 mm × 66 mm)

0.92 mm pitch
GPIO LVDS F-Tile ×3 R-Tile ×1 HBM2E (GB)
FGT FHT

32 Gbps

PCIe*

CXL*

32 Gbps

NRZ

58 Gbps

PAM4

58 Gbps

NRZ

116 Gbps

PAM4
AGM 032 768 384 48 36 8 8 16 16 16 / 32
AGM 039 768 384 48 36 8 8 16 16 16 / 32
相关信息
21 最大数量的10, 25, 40, 50, 100, 200或400 GbE MAC和FEC硬核IP模块。
22 最大数量的 PCIe* 硬核IP模块( PCIe* 4.0 ×16)或者可分叉的两个 PCIe* 4.0 ×8 (EP)或者四个 PCIe* 4.0 ×4 (RP)。
23 最大数量的 PCIe* 硬核IP模块( PCIe* 5.0 ×16)或者可分叉的两个 PCIe* 5.0 ×8 (EP)或者四个 PCIe* 5.0 ×4 (RP)。
24 最大数量的 CXL* 硬核IP模块( PCIe* 5.0 ×16)端点。
25 最大数量的高达32 Gbps的F-Tile通用收发器(FGT) RS和KP FEC NRZ，或者高达58 Gbps的PAM4。
26 最大数量的高达58 Gbps的F-Tile高速收发器(FHT) RS和KP FEC NRZ，或者高达116 Gbps的PAM4。
27 在3687A封装中可用。
28 3184B封装中最多四个F-Tile。
29 3184B封装中最多四个 PCIe* 控制器。
二级标题