英特尔® Agilex™ 7 FPGA和SoC器件概述

下载 PDF
ID 683458
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔 Agilex 7 FPGA和SoC的概述 2. 英特尔 Agilex 7 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块 5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器 6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP 7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络 8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O 9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL 10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 11. 英特尔 Agilex 7 SoC中的硬核处理器系统 12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器 14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块 15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM 17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置 18. 英特尔 Agilex 7 FPGA和SoC的器件安全性 19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔 Agilex 7 FPGA和SoC的电源管理 21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具 22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史
1. 英特尔 Agilex 7 FPGA和SoC的概述 x
1.1. 英特尔 Agilex 7 FPGA和SoC中的主要功能和创新 1.2. 英特尔 Agilex 7 FPGA和SoC结构图 1.3. 英特尔 Agilex 7 FPGA和SoC特性汇总 1.4. 英特尔 Agilex 7 SoC的额外功能
2. 英特尔 Agilex 7 FPGA和SoC系列规划 x
2.1. 英特尔 Agilex 7 FPGA和SoC F系列 2.2. 英特尔 Agilex 7 FPGA和SoC I系列 2.3. 英特尔 Agilex 7 FPGA和SoC M系列 2.4. 可用选项
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 x
12.1. E-Tile收发器 12.2. P-Tile收发器 12.3. F-Tile收发器 12.4. R-Tile收发器
12.1. E-Tile收发器 x
12.1.1. E-Tile收发器中的PMA特性 12.1.2. E-Tile收发器中的PCS特性
1. 英特尔 Agilex 7 FPGA和SoC的概述
2. 英特尔 Agilex 7 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块
5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器
6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP
7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络
8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O
9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口
11. 英特尔 Agilex 7 SoC中的硬核处理器系统
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器
13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器
14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块
15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM
17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置
18. 英特尔 Agilex 7 FPGA和SoC的器件安全性
19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔 Agilex 7 FPGA和SoC的电源管理
21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具
22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史

16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM

所有的英特尔 Agilex 7 FPGA和SoC都包含一个SDM。SDM是一种三冗余处理器，用作所有JTAG和配置命令进入器件的进入点。 此外，英特尔 Agilex 7 FPGA和SoC中的SDM使得系统认证符合FIPS140-3第二层标准 。

SDM引导英特尔 Agilex 7 SoC中的HPS。这种引导确保了HPS使用与FPGA相同的安全特性进行启动。

图 15. SDM结构图

在配置过程中，英特尔 Agilex 7 FPGA或者SoC被划分为逻辑扇区。本地扇区管理器(LSM)管理每一个逻辑扇区。SDM将配置数据传递给片上配置网络上的每个LSM。

基于扇区的方法的优点：

  • 实现了扇区的独立配置—一次配置一个或并行配置
  • 实现了简化的扇区配置和重配置
  • 减少了由固有并行性而导致的整体配置时间。

英特尔 Agilex 7 FPGA和SoC使用相同的基于扇区的方法来应对SEU和安全攻击。

尽管扇区为器件配置和重配置提供了逻辑上的分离，但扇区覆盖了FPGA逻辑和布线的正常行和列：

  • 对英特尔 Quartus Prime软件布局布线没有影响
  • 对跨越扇区边界的逻辑信号的时序没有影响

SDM实现了可靠、安全和完全认证的器件配置。此外，SDM使您能够定制配置方案，从而提高了器件的安全性。

基于SDM的器件配置方法的优点：

  • 提供一个专用的安全配置管理器
  • 由于可同时配置多个扇区，因此缩短了器件配置时间
  • 实现了一个可更新的配置过程
  • 支持部分重配置
  • 支持远程系统更新
  • 支持整个器件或单个扇区的归零
表 33.   英特尔 Agilex 7 FPGA受支持的配置方案
配置方案 数据宽度 最大数据速率
Active Serial (AS)正常和快速模式 4位 4 bits × 166 MHz = 664 Mbps
Avalon® streaming interface ×32 32位 32 bits × 125 MHz = 4 Gbps
Avalon® streaming interface ×16 16位 16 bits × 125 MHz = 2 Gbps
Avalon® streaming interface ×8 8位 8 bits × 125 MHz = 1 Gbps
JTAG 1 bit 1 bit × 30 MHz = 30 Mbps
Configuration via Protocol (CvP) ×8 and ×16 lanes

最大数据速率取决于 PCIe* 的代次(generation)和通道数量。通常情况下，配置数据宽度受限于器件的内部配置数据路径的的数据速率，而不是 PCIe* 链路宽度。

适用的器件：AGF 019、AGF 023、AGI 019、AGI 023、AGI 035、AGI 040、AGM 032和AGM 039。
二级标题