英特尔® Agilex™ 7 FPGA和SoC器件概述

ID 683458
日期 1/10/2023
Public
文档目录

1.3. 英特尔 Agilex 7 FPGA和SoC特性汇总

英特尔 Agilex 7 FPGA和SoC共享相同的高性能内核架构和共同特性。
表 2.  特性汇总
特性 描述
封装
  • 英特尔嵌入式多晶片互连桥接(EMIB)封装技术
  • 封装面积相同的多个器件支持在不同的器件密度之间的无缝移植
  • 混合球间距FBGA封装,1.025 mm,0.92 mm和几个混合间距封装
高性能内核架构
  • 第二代英特尔 Hyperflex 内核架构,包含在整个互连布线和所有功能模块的输入上的超级寄存器(Hyper-Register)
  • 增强型自适应逻辑模块(ALM)
  • 经过改进的多轨布线体系结构可以减少阻塞,并且缩短编译时间
  • 具有可编程时钟树综合的分层内核时钟体系结构
  • 精细粒度部分重配置
内部储存器模块
  • 多级片上存储器层次结构
  • M20K—20千比特,支持硬核纠错码(ECC)
  • MLAB—640-bit分布的LUTRAM

F系列

I系列

eSRAM—18 Mb嵌入式存储器模块,支持硬核ECC
精度可调DSP模块
  • 包含符合硬核IEEE 754的浮点单元的精度可调DSP模块,支持:
    • 单精度FP32 (32-bit算术)
    • 半精度FP16 (16-bit算术)浮点模式
    • Tensor浮点FP19 (19-bit算术)浮点模式
    • BFLOAT16浮点格式
  • 支持精度范围从9×9到54x54的信号处理
  • Native 27×27,18×19和9×9乘法模式
  • 64-bit累加器和用于脉动有限脉冲响应(FIR)的级联
  • 内部系数存储器bank
  • 预加法器/减法器提高了效率
  • 2个额外的流水线寄存器提高了性能并且降低了功耗
内核时钟网络
  • 可编程时钟树综合—向后兼容全局、区域和外设时钟网络
  • 仅在需要时综合时钟—最大限度地降低动态功耗
F系列

I系列

  • 800 MHz LVDS接口时钟—通过与LVDS、RSDS、mini-LVDS和LVPECL标准兼容的1.5 V True Differential Signaling (TDS)标准来支持 1,600 Mbps LVDS接口
  • 1,600 MHz外部存储器接口时钟,支持3,200 Mbps DDR4接口
M系列
  • 800 MHz LVDS接口时钟—通过与LVDS、RSDS、mini-LVDS和LVPECL标准兼容的1.3 V TDS标准来支持 1,600 Mbps LVDS接口
  • 2,800 MHz外部存储器接口时钟,支持5,600 Mbps DDR5接口
通用I/O 常规
  • 超过总共700个GPIO可用
  • 片上匹配(OCT)

F系列

I系列

  • 与LVDS、RSDS、mini-LVDS和LVPECL标准兼容的1.6 Gbps 1.5 V TDS
  • 1.2 V单端LVCMOS/LVTTL接口连接

M系列

  • 与LVDS、RSDS、mini-LVDS和LVPECL标准兼容的1.6 Gbps 1.3 V TDS
  • 1.05 V1.1 V1.2 V单端LVCMOS/LVTTL接口连接

外部存储器接口

(硬核IP)

F系列

I系列

1,600 MHz (3,200 Mbps) DDR4外部存储器接口

M系列

  • 1,600 MHz (3,200 Mbps) DDR4外部存储器接口
  • 2,800 MHz (5,600 Mbps) DDR5外部存储器接口
  • 2,750 MHz (5,500 Mbps) LPDDR5外部存储器接口
锁相环(PLL) I/O PLL
  • 与通用I/O相邻的整数PLL
  • 精度频率综合
  • 时钟延迟补偿
  • 零延迟缓冲
  • 支持外部存储器和LVDS兼容的接口

发送PLL

(TX PLL)

  • 精确的小数分频综合
  • 带基于LC tank的PLL的超低抖动
  • 支持收发器接口
存储控制器支持 每个器件中有多个硬核IP例化
F系列

I系列

  • DDR4硬核存储控制器
  • 使用软核存储控制器的QDR IV
M系列
  • DDR5/LPDDR5/DDR4硬核存储控制器
  • 使用软核存储控制器的QDRIV支持
  • 硬核存储器片上网络(NoC)
高带宽存储器 M系列
  • 封装内HBM2E存储器选项
  • 高达32 GB的高带宽存储器
存储器NoC M系列
  • 强化的存储器片上网络(NoC),在不使用FPGA资源的情况下实现了FPGA架构与NoC附加的存储器之间的高带宽数据流
  • 支持超过 1 TBps的聚合存储器带宽
高性能加密模块4
  • 支持AES和SM4加密标准
  • 支持GCM和XTS模式的操作
收发器 PCIe* P-Tile

F-Tile

高达 PCIe* 4.0,16 Gbps NRZ的 PCIe* 速率
R-Tile
  • 高达 PCIe* 5.0,32 Gbps NRZ的 PCIe* 速率
  • Compute Express Link* ( CXL* )支持
网络连接 E-Tile
  • 1 Gbps至28.9 Gbps NRZ和2 Gbps到58 Gbps PAM4的连续操作范围
  • 符合802.3bj,CEI 25G-LRCEI 56G-LR的插入损耗
  • 用于低于1 Gbps的数据速率的过采样功能
  • 具有用户可配置的小数综合性能的ATX发送PLL (ATX transmit PLL)
  • XFP、QSFP-DD、OSFP、QSFP或QSFP28、QSFP56、SFP+、SFP28、SFP56和CFP或CFP2或CFP4光模块支持
  • 自适应线性和判决反馈均衡
  • 发送预加重和去加重
  • 单独收发器通道的动态部分重配置
  • 片上仪器(Eye Viewer非侵入性数据眼图监控)
F-Tile
  • 具有1 Gbps到32 Gbps NRZ和20 Gbps到58 Gbps PAM4的连续操作范围的通用收发器模块(FGT)
  • 具有以下操作范围的高速收发器模块(FHT)
    • 24 Gbps到29 Gbps NRZ和PAM4
    • 48 Gbps到58 Gbps NRZ和PAM4
    • 96 Gbps到116 Gbps PAM4
  • 这些器件中的F-Tile包含以下收发器:
    • I系列—FHT和FGT收发器
    • M系列—FHT和FGT收发器
    • F系列—只有FGT收发器
收发器硬核IP PCIe* 每个器件中有多个hard IP例化

P-Tile

F-Tile

  • 高达 PCIe* 4.0 ×16 EP和RP
  • 端口分叉支持—2×8端点或者4×4根端口
  • TL旁路特性
  • 单根I/O虚拟化(SR-IOV):8个物理功能或者2K虚拟功能
  • VirtIO支持
  • 可扩展的IOV
  • 共享的虚拟存储器
R-Tile
  • 高达 PCIe* 5.0 ×16 EP和RP
  • 端口分叉支持:2×8端点或者4×4根端口
  • TL旁路特性
  • SR-IOV:8个物理功能或2K虚拟功能
  • VirtIO支持
  • 可扩展的IOV
  • 共享的虚拟存储器
  • PIPE Direct模式
  • Precise Time Management
CXL* R-Tile
  • 高达 PCIe* 5.0 ×16 EP
  • 选定的功能支持 CXL* 1.1和2.0规范
  • 支持 CXL* Type 1,Type 2或Type 3器件的(加密)软核逻辑
  • 混合并管理不同的存储器类型和控制器
其它协议 E-Tile
  • Ethernet IP配置:
    • 24× 10或25 GbE MAC,PCS和RS-FEC
    • 4× 100 GbE MAC,PCS和RS-FEC
  • CPRI和光纤通道FEC
  • CR/KR (AN/LT)
  • 1588 PTP
  • MAC,PCS和FEC旁路选项
  • PMA Direct模式
F-Tile
  • Ethernet IP配置:
    • 16× 10或25 GbE MAC,PCS和FEC
    • 8× 50 GbE MAC,PCS和FEC
    • 8× 40 GbE MAC,PCS和FEC
    • 4× 100 GbE MAC,PCS和FEC
    • 1× 400 GbE MAC,PCS和FEC
  • KP FEC支持
  • Flex-O FEC, FlexE PCS and FEC, Ethernet over OTN Mode, SyncE, fibre channel和CPRI FEC
  • CR/KR (AN/LT)
  • 1588 PTP
  • MAC,PCS和FEC旁路选项
  • PMA Direct模式
配置
  • 专用SDM
  • 软件可编程的器件配置
  • 内核架构的精细粒度部分重配置—在器件运行的同时添加或移除系统逻辑
  • 收发器和PLL的动态重配置
  • PUF服务
  • 平台认证(platform attestation)
  • 防篡改特性
F系列
  • 串行和并行闪存接口
  • 使用 PCIe* 1.0,2.0,3.0或4.0的通过协议配置(CvP)
  • 一组全面的安全特性,包括AES-256、SHA-256/384、ECDSA-256/384加速器和多因子认证

I系列

M系列

  • 串行和并行闪存接口
  • 使用 PCIe* 1.0,2.0,3.0,4.0或5.0的通过协议配置(CvP)
  • 一组全面的安全特性,包括AES-256、SHA-256/384、ECDSA-256/384加速器和多因子认证
软件和工具
  • 包含新的编译器和Hyper-Aware设计流程的英特尔 Quartus Prime Pro Edition设计套件
  • 每个英特尔 oneAPI发布中的新编译创新
  • 收发器工具包
  • Platform Designer IP集成工具
  • Intel DSP Builder for Intel FPGAs高级模块组
  • Arm* Development Studio for Intel® SoC FPGA (Arm* DS for Intel® SoC FPGA)
4 仅在选定器件中可用。请参考系列规划。