英特尔® Agilex™ 7 FPGA和SoC器件概述

ID 683458
日期 1/10/2023
Public
文档目录

6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP

英特尔 Agilex 7 FPGA和SoC从上一代 英特尔 FPGA继承了精度可调DSP架构,具有硬核定点和IEEE 754兼容的浮点性能。

在定点模式下,通过配置DSP模块可以支持精度从9×9到54×54的信号处理:

  • 增加了9×9乘法器的数量,每个18×19乘法器对应有三个9×9乘法器
  • 流水线寄存器增加了DSP模块最大操作频率并降低了功耗
  • 通过scaninchainout信号动态地切换乘法器输入
  • 将每个DSP模块独立地编译成四个9×9,两个18×19或者一个27×27乘法累加

精度可调DSP支持浮点加法、乘法、乘加和乘法累加:

  • 单精度32位算术FP32浮点模式
  • 半精度16位算术FP16和FP19浮点模式以及BFLOAT16浮点格式

通过使用一条专用的64位级联总线,您可以级联多个可变精度DSP模块来有效地实现更高精度的DSP功能。

图 7. 低精度定点模式
图 8. 标准精度定点模式
图 9. 高精度定点模式
图 10. 半精度16位算术浮点该结构图显示了DSP模块的功能表示。流水线寄存器被嵌入在DSP模块的各个电路中。
图 11. 单精度32位算术浮点该结构图显示了DSP模块的功能表示。流水线寄存器被嵌入在DSP模块的各个电路中。
表 22.   英特尔 Agilex 7 FPGA和SoC中的精度可调DSP模块配置本表列出了英特尔 Agilex 7 FPGA和SoC在一个DSP模块中,或者通过使用多个DSP模块来适应不同精度的方式。
乘法器 DSP模块资源使用 预期的应用
9×9 bits

一个精度可调DSP模块的四分之一

(一个DSP模块可支持四个9×9)

低精度定点
18×19 bits 一个精度可调DSP模块的二分之一 中等精度定点
27×27 bits 一个精度可调DSP模块 高精度定点
19×36 bits 一个带有外部加法器的精度可调DSP模块 定点快速傅里叶变换(FFT)
36×36 bits 两个带有外部加法器的精度可调DSP模块 超高精度定点
54×54 bits 四个带有外部加法器的精度可调DSP模块 双精度定点
半精度浮点

一个精度可调DSP模块

(包含带一个累加器的两个FP16乘法器的加法器)

半精度浮点
单精度浮点

一个精度可调DSP模块

(包含带一个累加器的FP32乘法器)

单精度浮点