仅对英特尔可见 — GUID: hhr1561636474151
Ixiasoft
3. JESD204C设计实例的详细描述
JESD204C设计实例演示使用环回模式的数据流功能。
可指定您选择的参数设置并生成设计实例。
该设计实例仅适用于双工模式下的Base和PHY变体。您可以选择仅Base或仅PHY变体,但该IP将生成Base和PHY的设计实例。
注: 某些高数据速率配置可能会导致时序错误。要避免时序错误,请考虑在JESD204C Intel® FPGA IP参数编辑器的Configurations选项卡下指定较低帧时钟频率乘法器(FCLK_MULP)值。