仅对英特尔可见 — GUID: fbq1535492718528
Ixiasoft
7.9. 了解和处理配置管脚行为
配置失败通常由以下原因导致:
- 主机超时
- 出现配置数据错误
- 外部事件中断配置
- 出现内部错误
以下是导致配置失败的一些常见原因:
-
检查OSC_CLK_1频率。此频率必须与 Intel® Quartus® Prime软件中指定的频率和电路板上的时钟源匹配。
- 确保在使用收发器, PCIe* 或者HBM2的设计中要有一个自由运行的参考时钟。在器件进入用户模式前,这些参考时钟必须可用。
- 对于使用HPS和外部存储器接口(EMIF)的设计,要确保EMIF时钟的存在。
- 对于使用SmartVID (-V器件)的设计,要确保此功能已设置并正确运行。确保电压调节器支持SmartVID。
以下是一些适用于任何配置模式的调试建议:
- 要排除OSC_CLK_1问题,在 Intel® Quartus® Prime中选择Internal Oscillator选项。
- 尝试使用一个不包含任何IP的简单设计对 Intel® Stratix® 10器件进行配置。如果通过非JTAG方案的配置因简单 设计而失败,那么尝试使用特别设置为JTAG的MSEL管脚进行JTAG配置。
以下主题描述了配置管脚的预期行为。此外,这些主题提供了一些帮助调试配置失败的建议。有关特定配置方案的调试建议,请参阅每个配置方案的单独部分。