仅对英特尔可见 — GUID: gzf1477472100551
Ixiasoft
3.1.10.3. PFL II参数
选项 | 值 | 说明 |
---|---|---|
What operating mode will be used? |
|
指定闪存编程的操作模式以及一个IP内核中的FPGA配置控制,或者将这些功能分成独立模块和功能。 |
What is the targeted flash? |
|
指定连接到的PFL II IP内核的闪存器件。 |
Set flash bus pins to tri-state when not in use |
|
当PFL II IP内核不需要访问闪存时,支持PFL II IP内核三态与闪存器件连接的所有管脚。 |
选项 | 值 | 说明 |
---|---|---|
How many flash devices will be used? |
|
指定连接到PFL II IP内核的闪存器件的数量。 |
What's the largest flash device that will be used? |
|
指定被编程或用于FPGA配置的闪存器件的密度。如果超过一个闪存器件连接到PFL II IP内核,则指定最大的闪存器件密度。 对于dual CFI闪存,选择等于两个闪存密度总和的密度。例如,如果使用两个512-Mb的CFI闪存,则必须选择CFI 1 Gbit。 |
What is the flash interface data width |
|
以位为单位指定闪存的数据宽度。闪存数据宽度取决于所使用的闪存器件。对于多个闪存器件支持,所有连接的闪存器件的数据宽度必须相同。 选择等于两个闪存的数据宽度总和的闪存数据宽度。例如,如果采用双解决方案(dual solution),那么必须选择32 bits,因为每个CFI闪存数据宽度为16 bits。 |
Allow user to control FLASH_NRESET pin |
|
在PFL II IP core中创建FLASH_NRESET管脚,连接到闪存器件的复位管脚。低信号复位闪存器件。在突发模式下,该管脚默认可用。 当使用Cypress GL闪存时,将此管脚连接到闪存的RESET管脚。 |
选项 | 值 | 说明 |
---|---|---|
Flash programming IP optimization target |
|
指定闪存编程IP优化。如果针对Speed优化PFL II IP core,那么闪存编程的时间会更短,但是IP core会使用更多LE。如果针对 Area优化PFL II IP core,那么IP core会使用更少LE,但是闪存编程时间会更长。 |
Flash programming IP FIFO size |
|
如果对闪存编程IP优化选择了Speed,那么需要指定FIFO size (FIFO大小)。PFL II IP core使用额外的LE来实现FIFO,在闪存编程期间作为编程数据的临时存储空间。使用更大的FIFO会使编程时间更短。 |
Add Block-CRC verification acceleration support |
|
添加一相模块来加速验证。 |
选项 | 值 | 说明 |
---|---|---|
What is the external clock frequency? | 提供外部时钟的频率。 | 对IP core指定用户提供的时钟频率以配置FPGA。该时钟频率一定不要超过FPGA能够用于配置的最大时钟(AVST_CLK)频率的两倍。PFL II IP core最多可对输入时钟的频率进行二分频。 |
What is the flash access time? | 提供闪存数据表中的访问时间。 | 指定闪存访问时间。此信息可从闪存数据表中获得。Intel建议指定的闪存访问时间要等于或大于所需时间。 对于CFI并行闪存,单位是纳秒(ns)。对于NAND闪存,单位是微秒(us)。NAND闪存使用页面而不是字节,并且要求更多的访问时间。对于quad SPI闪存,该选择是禁用的。 |
What is the byte address of the option bits, in hex? | 提供选项位的字节地址。 | 指定闪存中的选项位起始地址。起始地址必须位于8 KB边界上。此地址必须与转换.sof到.pof时指定的比特扇区地址相同。 关于更多信息,请参考存储选项位。 |
Which FPGA configuration scheme will be used? |
|
指定 Avalon® -ST接口的宽度。 |
What should occur on configuration failure? |
|
配置失败后的配置行为。
|
What is the byte address to retry from failure | — | 如果对配置失败选项选择Retry from fixed address,那么此选项会指定PFL II IP内核读取的闪存地址。 |
Include input to force reconfiguration |
|
包括可选项的pfl_nreconfigure重配置输入管脚来使能FPGA的重配置。 |
Enable watchdog timer on Remote System Update support |
|
使能watchdog timer以支持远程系统更新。打开此选项将使能pfl_reset_watchdog输入管脚和pfl_watchdog_error输出管脚。此选项也指定watchdog timer超时之前的时间。watchdog timer运行在pfl_clk频率上。 |
Time period before the watchdog timer times out | — | 指定watchdog timer的超时(time out)时间。默认的超时时间为100 ms。 |
Use advance read mode? |
|
此选项改进了FPGA配置期间读取过程中整体闪存访问时间。
|
Latency count |
|
指定 IntelBurst mode的延迟计数。 |