仅对英特尔可见 — GUID: sss1440054284658
Ixiasoft
2.4. Intel® Stratix® 10配置管脚
Intel® Stratix® 10器件使用SDM_IO管脚进行器件配置。SDM I/O管脚的控制从内部FPGA电路传递到Boot ROM,最终到应用逻辑所指定的值。
- 上电后,SDM I/O管脚0,8和16有弱下拉。所有其他的SDM I/O管脚有弱上拉。(这些初始电压电平确保了初始化期间的正确操作。例如,对于 Avalon® -ST配置,SDM_IO8是 Avalon® -ST准备就绪信号,此信号应该在器件达到FPGA Configuration状态后置位。)
- Boot ROM采样MSEL来决定指定的配置方案并对此配置方案所需要的管脚进行驱动。配置方案不需要的SDM I/O管脚保持弱上拉。
- SDM I/O管脚在大约10 ms内进入设计所指定的状态。
- 器件清洁(device cleaning)后,SDM从固件读取管脚信息,并恢复设计指定的管脚状态。如果重新配置器件,那么SDM在初始化器件时会使用更新的管脚信息。