仅对英特尔可见 — GUID: npo1535389068251
Ixiasoft
3.1.1. Avalon® -ST配置方案硬件组件和文件类型
3.1.2. 使能Avalon-ST器件配置
3.1.3. AVST_READY信号
3.1.4. RBF配置文件格式
3.1.5. Avalon-ST单器件配置
3.1.6. Avalon® -ST配置方案的调试指南
调试建议
3.1.7. Avalon-ST x8的QSF约束
3.1.8. Avalon-ST x16的QSF约束
3.1.9. Avalon-ST x32的QSF约束
3.1.10. 用于 Avalon® -ST配置方案的IP:Intel FPGA Parallel Flash Loader II IP Core
仅对英特尔可见 — GUID: npo1535389068251
Ixiasoft
3.1.6. Avalon® -ST配置方案的调试指南
Avalon® -ST配置方案取代了之前的快速被动并行(FPP)模式。此配置方案保留了类似的功能和性能。重要的区别在于:
- Avalon® -ST配置方案要求您监控流程控制信号AVST_READY。AVST_READY信号指示器件是否能够接收配置数据。
- 未传输配置数据时,AVST_CLK和AVSTx8_CLK时钟信号不能暂停。当 AVST_READY和AVST_VALID为低电平时,不传输数据。AVST_CLK和AVSTx8_CLK时钟信号必须持续运行,直到CONF_DONE置位。
调试建议
在考虑这些与 Avalon® -ST 配置方案相关的调试技巧之前,请查看Debugging Guide章节中的Configuration Debugging Checklist。
- 仅在SDM置位AVST_READY后置位AVST_VALID。
- 仅在AVST_DATA有效时置位AVST_VALID。
- 确保AVST_CLK时钟信号连续并自由运行,直到配置完成。AVST_CLK可以在CONF_DONE置位后停止。初始化状态不需要AVST_CLK信号。
- 如果使用x8模式,则要确保对此接口(clock,data,valid and ready)使用专用SDM_IO管脚。
- 如果使用x16或者x32模式,那么对包含x16或x32管脚(I/O Bank 3A)的I/O bank以在1.8 V进行供电。
- 确保在 Intel® Quartus® Prime Pro Edition工程中选择适当的 Avalon® -ST配置方案。
- 确保MSEL管脚在PCB上反映此模式。
- 验证主机器件在 Intel® Stratix® 10器件上电前没有驱动配置管脚。
相关信息