仅对英特尔可见 — GUID: sss1440053889758
Ixiasoft
6.2. 通过协议配置
CvP配置方案对外设和内核逻辑创建独立的图像。可以将外设和图像存储在本地配置器件,或者将内核图像存储在主机内存,从而减少系统成本,并且提高外设内核图像的安全性。CvP通过 PCI Express* ( PCIe* )链路配置FPGA架构,并且仅适用于端点(Endpoint)。
CvP配置方案支持下列模式:
- CvP初始化模式(CvP Initialization Mode):
在此模式下,外部配置器件存储外设映像,并通过Active Serial x4 (Fast模式)配置方案加载到FPGA中。主机存储器存储内核映像,并通过 PCIe* link加载到FPGA中。
外设映像配置完成后,CONF_DONE信号变高,FPGA开始 PCIe* 链路训练(link training)。当 PCIe* 链路训练完成时, PCIe* 链路转变成Link Training and Status State Machine (LTSSM) L0状态,然后通过 PCIe* 枚举。 PCIe* 主机然后通过 PCIe* 链路对内核进行配置。 PCIe* 参考时钟必须运行才能进行链路训练。
内核映像配置完成后,CvP_CONFDONE管脚(如果使能)变高,表明FPGA已通过 PCIe* 链路接收到完整的配置比特流。INIT_DONE表明配置完成。
- CvP更新模式(CvP Update Mode):
CvP更新模式是一种重配置方案,在器件进入用户模式后使用 PCIe* 链路向目标器件提供更新的比特流。包含 PCIe* 链路的外设映像保持在主动状态,从而使CvP更新能够使用此链路来对内核架构进行重配置。 在此模式下,FPGA器件通过将完整配置映像从外部本地配置器件加载到FPGA或CvP初始化后进行初始化。
您可以在最初使用CvP初始化或任何其他配置方案配置的器件上执行CvP更新。