JESD204B Intel Stratix 10 FPGA IP设计实例用户指南

下载 PDF
ID 683758
日期 1/07/2021
Public
文档目录
文档目录 x
1. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南
1. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南 x
1.1. JESD204B Intel® Stratix® 10 FPGA IP设计实例快速入门指南 1.2. 设计实例详细说明 1.3. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南存档 1.4. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南修订历史
1.1. JESD204B Intel® Stratix® 10 FPGA IP设计实例快速入门指南 x
1.1.1. 目录结构 1.1.2. 生成设计 1.1.3. 仿真设计 1.1.4. 编译和测试设计
1.1.2. 生成设计 x
1.1.2.1. 设计实例参数
1.1.4. 编译和测试设计 x
1.1.4.1. 电路板连接性 1.1.4.2. System Console Control设计实例的硬件测试
1.2. 设计实例详细说明 x
1.2.1. 功能特定 1.2.2. 硬件和软件要求 1.2.3. 支持的配置 1.2.4. 预置(Presets) 1.2.5. 功能说明 1.2.6. 仿真 1.2.7. 设计实例文件 1.2.8. 寄存器 1.2.9. 信号 1.2.10. 定制设计实例
1.2.5. 功能说明 x
1.2.5.1. Platform Designer系统单元 1.2.5.2. 传输层 1.2.5.3. 测试码型生成器 1.2.5.4. 测试码型检查器 1.2.5.5. 时钟方案
1.2.6. 仿真 x
1.2.6.1. 测试台（Testbench）
1.2.10. 定制设计实例 x
1.2.10.1. 修改JESD204B IP核参数 1.2.10.2. 更改Data Rate或Reference Clock Frequency
1. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南

1.1.4.2. System Console Control设计实例的硬件测试

执行如下指令运行设计实例的硬件测试。
注： 该硬件测试假定System Console Control设计由双工模式配置。如果使用的是单工模式设计，则需自行修改。
  1. 从 Intel® Quartus® Prime启动System Console工具（Tools > System Debugging Tools > System Console）。
  2. 在TCL Console命令提示中，键入get_service_paths master，可打印连接JTAG链的器件清单。
  3. 在您选择的任意文本编辑器中，打开位于System Console目录中的main.tcl Tcl脚本，并找到以下命令行。 
    set master_index [expr {$master_list_length - <your offset>}]
  4. 根据需要调整master_index偏移量来反映您的JTAG链配置，以便master_index时钟指向 Intel® Stratix® 10器件并保存文件。
  5. 在TCL Console命令提示中，浏览到system_console目录（cd system_console）并执行main.tcl脚本（source main.tcl）。TCL Console窗口应当类似于下图。
    图 7. Source main.tcl
  6. 在命令提示中键入start_basic_test以执行链路建立和测试过程。
    该测试过程会处理一组指令来设置码型生成器和检查器，从而传输并检查PRBS码型，配置JESD204B IP PHY内部串行环回模式，并报告链路状态。
    下图说明成功的链路建立和测试的期望值。
    图 8. System Console中的成功测试
  7. 如果由于数据通道（lane）“去抖动”错误导致的测试失败，则请使用rbd_offset处理办法（如下表格进一步说明）来移动默认RBD设计。请参阅 JESD204B Intel® FPGA IP用户指南了解有关使用RBD偏移的详细信息。
    表 6.  main.tcl System Console脚本中的规程下表说明main.tcl中有助于调试的规程。
    规程 值 说明
    get_service_paths {master} 报告连接JTAG链的所有器件。使用该信息设置指向 Intel® Stratix® 10器件的主索引。
    get_master_index N/A 设置目标器件主索引。使用get_service_paths主索引决定JTAG链中 Intel® Stratix® 10器件的偏移量，并在此规程中相应编辑此偏移量。
    start_basic_test N/A 设置链路串行环回模式，码型生成器和检查其测试模式，脉冲sysref并报告链路状态的主要规程。
    reset N/A 全局复位
    force_link_frame_reset {0,1}

    0: 解除链路和帧复位的置位

    1: 置位并保持链路和帧复位

    注： 写入JESD204B IP CSR，链路和帧时钟域应保持复位状态。
    sloopback {0,1}

    0: 禁用内部串行环回

    1: 使能内部串行环回
    det_etile 1 {0,1}

    0：调用外部串行环回的load_adaptation_PMA_configuration指令

    1：调用内部串行环回的load_adaptation_PMA_configuration指令
    set_testmode {alt, ramp, prbs}

    alt：将码型生成器和检查器设置为交替码型

    ramp：将码型生成器和检查器设置为斜坡码型

    prbs：将码型生成器和检查器设置为PRBS码型
    rbd_offset {integer} 调整RBD偏移数值以消除RX lane去抖动错误。
    sysref N/A 单脉冲sysref
    read_status_pio N/A

    读取状态PIO寄存器。PIO状态配置：

    Bit 0 — Core PLL锁定

    Bit 1 — TX收发器准备就绪

    Bit 2 — RX收发器准备就绪

    Bit 3 —码型检查器失配错误

    Bit 4 — TX链路错误（使用read_err_status规程报告错误描述）

    Bit 5 — RX链路错误（使用read_err_status规程报告错误描述）
    read_err_status N/A 读取JESD204B IP错误状态寄存器。请参阅JESD204B IP寄存器映射了解有关状态寄存器的详细说明。
    clear_err_status N/A 清除JESD204B IP错误状态寄存器
    read_rx_status0 N/A 读取JESD204B IP rx_status0寄存器。请参阅JESD204B IP寄存器映射了解有关状态寄存器的详细说明。
    read_tx_status0 N/A 读取JESD204B IP tx_status0寄存器。请参阅JESD204B IP寄存器映射了解有关状态寄存器的详细说明。
    read_rx_syncn_sysref_ctrl N/A 读取JESD204B IP syncn_sysref_ctrl寄存器。请参阅JESD204B IP寄存器映射了解有关状态寄存器的详细说明。
    wait_seconds {integer} 等待{integer}整数秒
    wait_minutes {integer} 等待{integer} 整数分钟
    run_load_PMA_configuration 1 N/A 加载收发器校准预设
    load_adaptation_PMA_configuration 1 {0,1}

    0: 禁用内部串行环回

    1: 使能内部串行环回

    1. 运行设置的操作模式。检查环回和PRBS设置是否符合设计要求。
    2. 轮询寄存器0x207，0x80 =操作通过，以及0x81 =操作失败。
    3. 如果在参数编辑器中开启了Enable adaptation load soft IP，则运行负载PMA配置和负载PMA配置状态检查（0x40144 and 0x40143）。
    4. 开始校准。检查环回模式，负载recipe使能和PRBS设置是否符合设计要求。如果禁用PRBS，则请在开始校准前确保已发送内核数据。
    5. 轮询寄存器0x207，0x80 =操作通过，以及0x81 =操作失败。
    6. 运行check_cal_stat.
      • 将寄存器0x203，0x202，0x201和0x200设置为0x97000001
      • 轮询寄存器0x207，0x80 = 操作通过，且0x81 = 操作失败
      • 读寄存器0x204。0x80显示成功校准
相关信息
1 仅适用于 Intel® Stratix® 10 E-tile 器件。
二级标题