仅对英特尔可见 — GUID： kyq1478769008548
Ixiasoft
1.2.10.1. 修改JESD204B IP核参数
Platform Designer工具仅允许根据所选JESD204B IP核参数生成有限的设计实例集。
执行以下指令，以在生成后修改JESD204B IP核参数：
- 在 Intel® Quartus® Prime软件中打开生成的设计实例工程。
- 在Platform Designer中打开altjesd_ss_<data path>.qsys系统。
- 在System Contents选项卡中双击altjesd_<data path>模块。参数编辑器中会显示JESD204B IP核当前的参数设置。
- 根据您的系统规格修改JESD204B IP核模块的参数。完成后，保存Platform Designer系统（File > Save）。
注： JESD204B IP核和传输层对数值进行具体限制以作为参数值输入。请参阅 JESD204B Intel® FPGA IP用户指南获得合法参数值的完整列表。
- 点击Generate HDL，生成 Intel® Quartus® Prime编译所需的HDL文件。
- 完成HDL生成后，点击Finish，保存设置，并退出Platform Designer。
- 必须手动更改顶层RTL文件中的系统参数以匹配Platform Designer工程中所设置的参数（如适用）。在您选择的文本编辑器中打开顶层RTL文件(altera_jesd204_ed_<data path>.sv)。
- 修改文件顶层的系统参数以匹配Platform Designer工程中新的JESD204B IP核设置，（如适用）。
- 保存文件，并按照编译和测试设计中的指示，在 Intel® Quartus® Prime软件中编译设计。