JESD204B Intel Stratix 10 FPGA IP设计实例用户指南

下载
ID 683758
日期 1/07/2021
Public
文档目录
文档目录 x
1. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南
1. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南 x
1.1. JESD204B Intel® Stratix® 10 FPGA IP设计实例快速入门指南 1.2. 设计实例详细说明 1.3. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南存档 1.4. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南修订历史
1.1. JESD204B Intel® Stratix® 10 FPGA IP设计实例快速入门指南 x
1.1.1. 目录结构 1.1.2. 生成设计 1.1.3. 仿真设计 1.1.4. 编译和测试设计
1.1.2. 生成设计 x
1.1.2.1. 设计实例参数
1.1.4. 编译和测试设计 x
1.1.4.1. 电路板连接性 1.1.4.2. System Console Control设计实例的硬件测试
1.2. 设计实例详细说明 x
1.2.1. 功能特定 1.2.2. 硬件和软件要求 1.2.3. 支持的配置 1.2.4. 预置(Presets) 1.2.5. 功能说明 1.2.6. 仿真 1.2.7. 设计实例文件 1.2.8. 寄存器 1.2.9. 信号 1.2.10. 定制设计实例
1.2.5. 功能说明 x
1.2.5.1. Platform Designer系统单元 1.2.5.2. 传输层 1.2.5.3. 测试码型生成器 1.2.5.4. 测试码型检查器 1.2.5.5. 时钟方案
1.2.6. 仿真 x
1.2.6.1. 测试台（Testbench）
1.2.10. 定制设计实例 x
1.2.10.1. 修改JESD204B IP核参数 1.2.10.2. 更改Data Rate或Reference Clock Frequency
1. JESD204B Intel® Stratix® 10 FPGA IP设计实例用户指南

1.2.6. 仿真

在支持的仿真器环境中运行相关仿真执行脚本运行仿真。下表显示支持的仿真器以及相关运行脚本。

表 15.  支持的仿真器
仿真器 仿真目录 运行脚本
Riviera-PRO* /testbench/aldec/ run_tb_top.tcl
NCSim /testbench/cadence/ run_tb_top.sh
ModelSim* /testbench/mentor/ run_tb_top.tcl
VCS* /testbench/synopsys/vcs/ run_tb_top.sh
VCS* MX /testbench/synopsys/vcsmx/ run_tb_top.sh
Xcelium* Parallel /testbench/xcelium/ run_tb_top.sh

设计生成的仿真结果中包含脚本或日志文件并位于相应仿真库中。

二级标题

本页面上的信息是否对您有用？

剩余字符数:

反馈消息