AN 910: 英特尔Agilex® 7电源分配网络设计指南

下载 PDF
ID 683393
日期 12/04/2023
Public
文档目录
文档目录 x
1. 英特尔Agilex® 7电源分配网络设计指南概述 2. 电源传输概述 3. 电路板供电网络建议 4. 针对组合供电轨降噪而建议的电路板LC滤波器 5. 未使用的Tile的PCB PDN设计指南 6. 针对PCB电源轨的PCB稳压器建议 7. 电路板供电网络仿真 8. 英特尔Agilex® 7器件系列PDN设计总结 9. AN 910: 英特尔Agilex® 7电源分配网络设计指南文档修订历史
1. 英特尔Agilex® 7电源分配网络设计指南概述 x
1.1. 英特尔Agilex® 7器件的器件指南现状
2. 电源传输概述 x
2.1. 电源架构 2.2. 电源轨合并要求 2.3. 电源轨规格 2.4. 去耦电容建议
2.1. 电源架构 x
2.1.1. 功率预算 2.1.2. 电源树
2.1.2. 电源树 x
2.1.2.1. 针对器件封装中仅有P-Tile和E-Tile的 英特尔Agilex® 7器件而建议的Power Tree（电源树）。 2.1.2.2. 建议用于 英特尔Agilex® 7 AGI或AGF（仅具有F-Tile，或同时兼具F-Tile和R-Tile）器件封装的电源树 2.1.2.3. 建议用于 英特尔Agilex® 7 AGM（仅具有F-Tile，或同时兼具F-Tile和R-Tile）器件封装的电源树
2.3. 电源轨规格 x
2.3.1. 电源网络 2.3.2. 电源轨容限 2.3.3. 电源网络和瞬态规范
2.3.1. 电源网络 x
2.3.1.1. 英特尔Agilex® 7封装电源网络和子系统详情
2.4. 去耦电容建议 x
2.4.1. 英特尔Agilex® 7 FPGA封装板级去耦电容总结 2.4.2. 英特尔Agilex® 7 E-Tile板级去耦电容总结 2.4.3. 英特尔Agilex® 7 P-Tile板级去耦电容总结 2.4.4. 英特尔Agilex® 7 F-Tile板级去耦电容总结 2.4.5. 英特尔Agilex® 7 R-Tile板级去耦电容总结
3. 电路板供电网络建议 x
3.1. 电路板去耦电容器和Power Flooding指南 3.2. FPGA核架构VCC稳压器选择 3.3. 遥感连接 3.4. Load Line（负载线）要求 3.5. VCC核板级电流摆率
4. 针对组合供电轨降噪而建议的电路板LC滤波器 x
4.1. P-Tile电源轨LC滤波器板级方案和连接 4.2. E-Tile电源轨LC滤波器板级方案和连接 4.3. 高噪声稳压器情况下的F-Tile电源轨板级连接和LC滤波器建议 4.4. 高噪声稳压器情况下的R-Tile电源轨板级连接和LC滤波器建议
5. 未使用的Tile的PCB PDN设计指南 x
5.1. 未使用的E-Tile的PDN设计指南 5.2. 未使用的P-Tile的PDN设计指南 5.3. 未使用的R-Tile的PDN设计指南 5.4. 未使用的F-Tile的PDN设计指南
1. 英特尔Agilex® 7电源分配网络设计指南概述
2. 电源传输概述
3. 电路板供电网络建议
4. 针对组合供电轨降噪而建议的电路板LC滤波器
5. 未使用的Tile的PCB PDN设计指南
6. 针对PCB电源轨的PCB稳压器建议
7. 电路板供电网络仿真
8. 英特尔Agilex® 7器件系列PDN设计总结
9. AN 910: 英特尔Agilex® 7电源分配网络设计指南文档修订历史

2.2. 电源轨合并要求

假如每个IP的各个封装焊球的供电网络都经过精心设计，并满足该IP的容限规范，就可以将同一顺序组内相同额定电压值的IP电压轨合并起来。因此，应适当分析和/或仿真来确保压降和交叉调节在控制之下。

由于主板上有许多合并的电源轨，因此需要LC滤波器来确保系统功能性，尤其是与锁相环（PLL）和时钟等敏感电路的电源轨连接。Intel建议您遵循LC滤波器要求。

关于电源轨合并程序要求的详细信息，请参考 英特尔Agilex® 7 Device Family Pin Connection Guidelines。

相关信息
二级标题