AN 910: 英特尔Agilex® 7电源分配网络设计指南

ID 683393
日期 12/04/2023
Public
文档目录

2.4.5. 英特尔Agilex® 7 R-Tile板级去耦电容总结

表 16.  按每个Tile列出的 英特尔Agilex® 7 R-Tile去耦电容总结
英特尔Agilex® 7 PTC轨名称 底部电容 FPGA外设电容 注释
Thick PCB(厚度≥65 mil) Thin PCB(厚度≤65 mil) Thick PCB(厚度≥65 mil) Thin PCB(厚度≤65 mil)
VCC_HSSI_GXR 2x 10uF 0402 2x 47uF 0805 取决于每个R-Tile
VCCE_PLL_GXR 1x 4.7uF 0201 N/A 取决于每个R-Tile
VCCE_DTS_GXR
VCCRT_GXR 4x 10uF 0402 2x 47uF 0805

取决于每个R-Tile

4x 10uF 0402 2x 220uF 1206 + 3x 100uF 0805 取决于每个R-Tile:如果将LDO稳压器用于该电源轨。
VCCH_GXR 1x 10uF 0402 1x 47uF 0805

取决于每个R-Tile

VCCED_GXR 1x 10uF 0402 1x 47uF 0805 取决于每个R-Tile
VCCCLK_GXR 2x 10uF 0402 N/A 取决于每个R-Tile
VCCHFUSE_GXR 2x 10uF 0402 N/A 取决于每个R-Tile

上表中列出的电容器已在Intel开发套件上进行验证,并仅供参考。您可以根据具体应用程序、使用的封装尺寸、温度范围、外形尺寸和额定电压选择其它电容器,只要满足上述规范并且LC 滤波器工作良好即可。Intel建议您运行仿真来确保无进一步的更改。

已使用建议的开关稳压器或电源树实例中的LDO验证了这个建议的电容解决方案。还可使用其他开关稳压器或者LDO,只要您能满足表 10中的PCB电源轨容限规范。Intel建议通过使用表 11中针对关键电源轨的阶跃负载执行PCB时域仿真。Intel不支持客户的PCB PDN时域仿真。您有责任使用本文档中的数据和规范,以及电路板供电网络仿真章节中的仿真指南来执行PDN时域仿真。