Intel® Arria® 10器件概述

下载 PDF
ID 683332
日期 5/08/2017
Public
文档目录
文档目录 x
Arria® 10器件概述
Arria® 10器件概述 x
Arria® 10器件的主要优势 Arria® 10特性汇总 Arria® 10器件系列和封装 Arria® 10器件的I/O纵向移植 自适应逻辑模块 精度可调DSP模块 嵌入式存储器模块 时钟网络和PLL时钟源 FPGA通用I/O 外部存储器接口 PCIe Gen1，Gen2和Gen3 Hard IP 用于Interlaken和10 Gbps以太网的增强型PCS Hard IP 低功耗串行收发器 具有硬核处理器系统的SoC 动态和部分重配置 增强配置和通过协议配置(Configuration via Protocol) SEU错误检测和校正 功耗管理 增量式编译 文档修订历史
Arria® 10器件系列和封装 x
Arria® 10 GX Arria® 10 GT Arria® 10 SX
Arria® 10 GX x
可用选项 最大资源 封装规划
Arria® 10 GT x
可用选项 最大资源 封装规划
Arria® 10 SX x
可用选项 最大资源 封装规划
嵌入式存储器模块 x
嵌入式存储器类型 Arria® 10器件中的嵌入式存储器性能 单端口模式的嵌入式存储器配置
时钟网络和PLL时钟源 x
时钟网络 小数综合和I/O PLL
小数综合和I/O PLL x
小数综合PLL I/O PLL
外部存储器接口 x
Arria® 10 器件支持的存储器标准
用于Interlaken和10 Gbps以太网的增强型PCS Hard IP x
Interlaken支持 10 Gbps Ethernet支持
低功耗串行收发器 x
收发器通道 PMA特性 PCS特性
PCS特性 x
PCS协议支持
具有硬核处理器系统的SoC x
20-nm HPS的主要优势 HPS的特性 FPGA配置和HPS引导 硬件和软件开发
HPS的特性 x
系统外设和调试访问端口 HPS–FPGA AXI桥接 HPS SDRAM控制器子系统
动态和部分重配置 x
动态重配置 部分重配置
Arria® 10器件概述

最大资源

表 12.   Arria® 10 SX器件的最大资源统计
资源 器件系列
SX 160 SX 220 SX 270 SX 320 SX 480 SX 570 SX 660
逻辑单元 (LE) (K) 160 220 270 320 480 570 660
ALM 61,510 80,330 101,620 119,900 183,590 217,080 251,680
寄存器 246,040 321,320 406,480 479,600 734,360 868,320 1,006,720
存储器(Kb) M20K 8,800 11,740 15,000 17,820 28,620 36,000 42,620
MLAB 1,050 1,690 2,452 2,727 4,164 5,096 5,788
精度可调DSP模块 156 192 830 985 1,368 1,523 1,687
18 x 19乘法器 312 384 1,660 1,970 2,736 3,046 3,374
PLL 小数综合 6 6 8 8 12 16 16
I/O 6 6 8 8 12 16 16
17.4 Gbps收发器 12 12 24 24 36 48 48
GPIO 8 288 288 384 384 492 696 696
LVDS对9 120 120 168 168 174 324 324
PCIe Hard IP模块 1 1 2 2 2 2 2
硬核存储控制器 6 6 8 8 12 16 16
ARM Cortex-A9 MPCore处理器 Yes Yes Yes Yes Yes Yes Yes
8 GPIO的数量不包括收发器I/Os。在 Quartus® Prime软件中，用户I/O的数量包括收发器I/O。
9 每个LVDS I/O对都可用作差分输入或输出。
二级标题