Intel® Arria® 10器件概述

下载 PDF
ID 683332
日期 5/08/2017
Public
文档目录
文档目录 x
Arria® 10器件概述
Arria® 10器件概述 x
Arria® 10器件的主要优势 Arria® 10特性汇总 Arria® 10器件系列和封装 Arria® 10器件的I/O纵向移植 自适应逻辑模块 精度可调DSP模块 嵌入式存储器模块 时钟网络和PLL时钟源 FPGA通用I/O 外部存储器接口 PCIe Gen1，Gen2和Gen3 Hard IP 用于Interlaken和10 Gbps以太网的增强型PCS Hard IP 低功耗串行收发器 具有硬核处理器系统的SoC 动态和部分重配置 增强配置和通过协议配置(Configuration via Protocol) SEU错误检测和校正 功耗管理 增量式编译 文档修订历史
Arria® 10器件系列和封装 x
Arria® 10 GX Arria® 10 GT Arria® 10 SX
Arria® 10 GX x
可用选项 最大资源 封装规划
Arria® 10 GT x
可用选项 最大资源 封装规划
Arria® 10 SX x
可用选项 最大资源 封装规划
嵌入式存储器模块 x
嵌入式存储器类型 Arria® 10器件中的嵌入式存储器性能 单端口模式的嵌入式存储器配置
时钟网络和PLL时钟源 x
时钟网络 小数综合和I/O PLL
小数综合和I/O PLL x
小数综合PLL I/O PLL
外部存储器接口 x
Arria® 10 器件支持的存储器标准
用于Interlaken和10 Gbps以太网的增强型PCS Hard IP x
Interlaken支持 10 Gbps Ethernet支持
低功耗串行收发器 x
收发器通道 PMA特性 PCS特性
PCS特性 x
PCS协议支持
具有硬核处理器系统的SoC x
20-nm HPS的主要优势 HPS的特性 FPGA配置和HPS引导 硬件和软件开发
HPS的特性 x
系统外设和调试访问端口 HPS–FPGA AXI桥接 HPS SDRAM控制器子系统
动态和部分重配置 x
动态重配置 部分重配置
Arria® 10器件概述

增强配置和通过协议配置(Configuration via Protocol)

表 25.   Arria® 10器件的配置方案和特性 Arria® 10器件支持1.8 V编程电压和多个配置方案。
方案 数据位宽

最大时钟速率

（MHz）

最大数据速率

（Mbps）

13 		解压缩 设计安全性14 部分重配置 15 远程系统更新
JTAG 1 bit 33 33 — — Yes 16 —
通过EPCQ-L配置器件的主动串行（AS）

1 bit,

4 bits

 100 400 Yes Yes Yes16 Yes
通过CPLD或外部微控制器的被动串行（PS） 1 bit 100 100 Yes Yes Yes16 ‏‏‏‏并行闪存加载器（PFL） IP内核
通过CPLD或外部微控制器的快速被动并行(FPP) 8 bits 100 3200 Yes Yes Yes 17 PFL IP内核
16 bits Yes Yes
32 bits Yes Yes
通过HPS配置 16 bits 100 3200 Yes Yes Yes17 —
32 bits Yes Yes
Configuration via Protocol [CvP (PCIe*)]

x1、x2、x4和x8通道

 — 8000 Yes Yes Yes16 —

可使用Configuration via Protocol（CvP）通过PCIe配置 Arria® 10器件。 Arria® 10 CvP实现符合PCIe 100 ms的上电到有效(power-up-to-active)时间要求。

13 使能压缩或者设计安全功能都会影响最大数据速率。请参考 Arria® 10器件数据表获得更多信息。
14 不能同时进行加密和压缩。
15 部分重配置是器件系列的高级功能。如果您有兴趣使用部分重配置，请联络 Intel® 获得支持。
16 仅作为内部主机被配置时才能进行部分配置。
17 支持100 MHz最大时钟速率。
二级标题