Intel® Arria® 10器件概述

ID 683332
日期 5/08/2017
Public
文档目录

HPS的特性

HPS的特性如下:

  • 1.2-GHz,双核ARM Cortex-A9 MPCore处理器,通过过驱动可达到1.5-GHz
    • ARMv7-A体系结构,运行32-bit ARM指令,16-bit和32-bit Thumb指令和Jazelle风格的 8-bit Java字节代码
    • 基于动态分支预测的超标量,可变长度的失序流水线
    • 指令效率 2.5 MIPS/MHz,提供1.5 GHz上的7500 MIPS总性能
  • 每个处理器内核包括:
    • 32 KB的L1指令高速缓存,32 KB的L1数据高速缓存
    • 单精度和双精度浮点单元和NEON媒体引擎
    • CoreSight调试和跟踪技术
    • 侦测控制单元(SCU)和加速一致性端口 (ACP)
  • 512 KB的共享L2高速缓存
  • 256 KB暂时RAM
  • 硬核存储控制器,支持DDR3,DDR4和可选纠错码(ECC)
  • 连接硬盘存储控制器的多端口前端(MPFE)调度器接口
  • 8通道直接存储器访问(DMA)控制器
  • QSPI闪存控制器,支持SIO,DIO,QIO SPI Flash
  • 支持DMA和ECC的NAND闪存控制器(ONFI 1.0或更高版本),更新后支持8和16-bit 闪存器件和新的命令DMA来卸载CPU以实现快速断电恢复
  • 将SD/SDIO/MMC控制器更新到基于DMA的eMMC 4.5,支持CE-ATA数字指令
  • 3个带DMA的10/100/1000 Ethernet媒体访问控制(MAC)
  • 2个带DMA的USB On-the-Go控制器
  • 5个I2C控制器(EMAC可使用其中的3个,用于MIO到外部PHY)
  • 2个UART 16550兼容控制器
  • 4个串行外设接口(SPI)(2个主接口,2个从接口)
  • 62个可编程通用I/O,其中包括48个直接共享I/O,使HPS外设能够直接连接到 FPGA I/O
  • 7个通用定时器
  • 4个看门狗定时器
  • 防篡改,安全启动,加密(AES)和认证(SHA)