HDMI Intel® Arria 10 FPGA IP设计示例用户指南

ID 683156
日期 5/12/2021
Public
文档目录

2. HDMI 2.1设计示例(支持FRL = 1)

FRL模式下的HDMI 2.1设计示例演示了一个HDMI实例并行环回,包括四个RX通道和四个TX通道。
表 3.   Intel® Arria® 10 器件的HDMI 2.1设计示例
设计示例 数据速率 通道模式 环回类型

Arria 10 HDMI RX-TX Retransmit

  • 12 Gbps (FRL)
  • 10 Gbps (FRL)
  • 8 Gbps (FRL)
  • 6 Gbps (FRL)
  • 3 Gbps (FRL)
  • <6 Gbps (TMDS)
Simplex Parallel with FIFO buffer

特性

  • 此设计通过例化FIFO缓冲器在HDMI 2.1 sink和source之间执行一个直接的HDMI视频流直通。
  • 此设计能够在运行时在FRL模式与TMDS模式之间进行切换。
  • 此设计在早期调试阶段使用LED状态。
  • 此设计带有HDMI RX和TX实例。
  • 此设计演示了RX-TX链路模块中Dynamic Range和Mastering (HDR) InfoFrame的插入和过滤。
  • 此设计对连接到TX的sink与连接到RX的source之间FRL速率进行协商。在默认配置下,此设计通过EDID从外部sink传递到板载RX。 Nios® II处理器根据连接到TX的sink的性能协商链路。您还可以切换user_dipsw板载开关来手动控制TX和RX FRL功能。
  • 此设计包括几个调试功能。

RX实例从外部视频生成器接收视频源,然后数据在传输到TX实例之前通过一个环回FIFO。您需要将外部视频分析器、监视器或具有HDMI连接的电视连接到TX core以验证功能性。