HDMI Intel® Arria 10 FPGA IP设计示例用户指南

ID 683156
日期 5/12/2021
Public
文档目录

3.9. 硬件设置

HDMI Intel® FPGA IP设计示例支持HDMI 2.0b,为标准HDMI视频流执行循环演示。
要运行硬件测试,需要将一个HDMI使能的器件(例如带有HDMI接口的显卡)连接到Transceiver Native PHY RX模块和HDMI sink输入。
  1. HDMI sink将端口解码为一个标准视频流并发送到时钟恢复内核。
  2. HDMI RX core解码视频,辅助和音频数据,通过DCFIFO并行环回到HDMI TX core。
  3. FMC子卡的HDMI source端口将映像发送到监控器。
注: 如果您想使用另一个Intel FPGA开发板,那么您必须更改器件约束(device assignment)和管脚约束(pin assignment)。收发器模拟设置针对 Intel® Arria® 10 FPGA开发套件和Bitec HDMI 2.0子卡进行了测试。您可以对您自己的电路板修改设置。

板载按钮和用户LED功能
按钮/LED 功能
cpu_resetn

按一次执行系统复位。

user_pb[0]

按一次将HPD信号切换到标准HDMI source。

user_pb[1]
  • 按住可指示TX core发送DVI编码信号。
  • 松开以发送HDMI编码信号。
user_pb[2]
  • 按住可指示TX core停止从边带信号发送InfoFrame。
  • 松开可继续从边带信号发送InfoFrame。
USER_LED[0]
RX HDMI PLL锁定状态。
  • 0 = Unlocked
  • 1 = Locked
USER_LED[1]
RX收发器ready状态。
  • 0 = Not ready
  • 1 = Ready
USER_LED[2]
RX HDMI core锁定状态。
  • 0 = 至少1个通道是未锁定的。
  • 1 = 所有3个通道均已锁定。
USER_LED[3]
RX过采样状态。
  • 0 = Non-oversampled (data rate > 1,000 Mbps in Intel® Arria® 10 device)
  • 1 = Oversampled (data rate < 100 Mbps in Intel® Arria® 10 device)
USER_LED[4]
TX HDMI PLL锁定状态。
  • 0 = Unlocked
  • 1 = Locked
USER_LED[5]
TX收发器ready状态。
  • 0 = Not ready
  • 1 = Ready
USER_LED[6]
TX收发器PLL锁定状态。
  • 0 = Unlocked
  • 1 = Locked
USER_LED[7]
TX过采样状态。
  • 0 = Non-oversampled (data rate > 1,000 Mbps in Intel® Arria® 10 device)
  • 1 = Oversampled (data rate < 1,000 Mbps in Intel® Arria® 10 device)