HDMI Intel® Arria 10 FPGA IP设计示例用户指南

下载 PDF
ID 683156
日期 5/12/2021
Public
文档目录
文档目录 x
1. Intel® Arria® 10 器件的HDMI Intel® FPGA IP设计示例快速入门指南 2. HDMI 2.1设计示例(支持FRL = 1) 3. HDMI 2.0设计示例 (支持FRL = 0) 4. HDCP Over HDMI 2.0设计示例 5. HDMI Intel® Arria® 10 FPGA IP设计示例用户指南归档 6. HDMI Intel® Arria® 10 FPGA IP设计示例用户指南的修订历史
1. Intel® Arria® 10 器件的HDMI Intel® FPGA IP设计示例快速入门指南 x
1.1. 生成设计 1.2. 仿真设计 1.3. 编译和测试设计 1.4. HDMI Intel® FPGA IP设计示例参数
2. HDMI 2.1设计示例(支持FRL = 1) x
2.1. HDMI 2.1 RX-TX重发送设计结构图 2.2. 创建RX-Only或TX-Only设计 2.3. 硬件和软件要求 2.4. 目录结构 2.5. 设计组件 2.6. Dynamic Range and Mastering (HDR) InfoFrame插入和过滤 2.7. 设计软件流程 2.8. 以不同的FRL速率运行设计 2.9. 时钟方案 2.10. 接口信号 2.11. 设计RTL参数 2.12. 硬件设置 2.13. 仿真测试台 2.14. 设计限制 2.15. 调试功能 2.16. 升级您的设计
2.5. 设计组件 x
2.5.1. HDMI TX组件 2.5.2. HDMI RX组件 2.5.3. 顶级通用模块
2.15. 调试功能 x
2.15.1. 软件调试信息 2.15.2. 与TX连接的Sink的SCDC信息 2.15.3. 时钟频率测量
3. HDMI 2.0设计示例 (支持FRL = 0) x
3.1. HDMI 2.0 RX-TX*重发送设计结构图 3.2. 硬件和软件要求 3.3. 目录结构 3.4. 设计组件 3.5. Dynamic Range and Mastering (HDR) InfoFrame插入和过滤 3.6. 时钟方案 3.7. 接口信号 3.8. 设计RTL参数 3.9. 硬件设置 3.10. 仿真测试台 3.11. 升级您的设计
4. HDCP Over HDMI 2.0设计示例 x
4.1. 高带宽数字内容保护(HDCP) 4.2. HDCP Over HDMI设计示例体系结构 4.3. Nios II处理器软件流程 4.4. 设计演练(Design Walkthrough) 4.5. FPGA设计中嵌入的加密密钥的保护 4.6. 安全注意事项 4.7. 调试指南
4.4. 设计演练(Design Walkthrough) x
4.4.1. 设置硬件 4.4.2. 生成设计 4.4.3. Include HDCP Production Keys 4.4.4. 编译设计 4.4.5. 查看结果
4.4.3. Include HDCP Production Keys x
4.4.3.1. 将纯HDCP产品秘钥存储在FPGA中(Support HDCP Key Management = 0) 4.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1)
4.4.5. 查看结果 x
4.4.5.1. 按钮和LED功能
4.7. 调试指南 x
4.7.1. HDCP状态信号 4.7.2. 修改HDCP软件参数 4.7.3. 从DCP秘钥文件的HDCP秘钥映射 4.7.4. 常见问题解答(FAQ)
4.7.3. 从DCP秘钥文件的HDCP秘钥映射 x
4.7.3.1. hdcp1x_tx_kmem.v和hdcp1x_rx_kmem.v文件 4.7.3.2. hdcp2x_rx_kmem.v文件 4.7.3.3. hdcp2x_tx_kmem.v文件
1. Intel® Arria® 10 器件的HDMI Intel® FPGA IP设计示例快速入门指南
2. HDMI 2.1设计示例(支持FRL = 1)
3. HDMI 2.0设计示例 (支持FRL = 0)
4. HDCP Over HDMI 2.0设计示例
5. HDMI Intel® Arria® 10 FPGA IP设计示例用户指南归档
6. HDMI Intel® Arria® 10 FPGA IP设计示例用户指南的修订历史

2.11. 设计RTL参数

使用HDMI TX和RX Top RTL参数自定义设计示例。

HDMI Intel® FPGA IP参数编辑器的Design Example选项卡中包括大多数设计参数。您仍然可以通过RTL参数更改在参数编辑器中所做的设计示例设置。

表 22.  HDMI RX顶级参数
参数 值 说明
SUPPORT_DEEP_COLOR
  • 0: 无深色
  • 1: 深色
 确定内核是否可以编码深色格式。
SUPPORT_AUXILIARY
  • 0: 无AUX
  • 1: AUX
 确定是否包括辅助通道编码。
SYMBOLS_PER_CLOCK 8 对 Intel® Arria® 10 器件支持每个时钟8个符号。
SUPPORT_AUDIO
  • 0: 无音频
  • 1: 音频
 确定内核是否可以编码音频。
EDID_RAM_ADDR_WIDTH 8 (默认值) EDID RAM容量的对数基数2
BITEC_DAUGHTER_CARD_REV
  • 0: 不针对任何Bitec HDMI子卡
  • 4: 支持Bitec HDMI子卡revision 4
  • 6: 针对Bitec HDMI子卡revision 6
  • 11: 针对Bitec HDMI子卡revision 11 (默认)
指定所使用的Bitec HDMI子卡的版本。当更改版本时，设计可能会根据Bitec HDMI子卡的要求交换收发器通道并反转极性。如果将BITEC_DAUGHTER_CARD_REV参数设置为 0，那么设计不会对收发器通道和极性进行任何更改。
POLARITY_INVERSION
  • 0: 反转极性
  • 1: 不反转极性
 将此参数设置为1来反转输入数据的每一比特的值。将此参数设置为1会将4'b1111分配给RX收发器的rx_polinv端口。
表 23.  HDMI TX顶层参数
参数 值 说明
USE_FPLL 1 仅对 Intel® Arria® 10 器件支持fPLL作为TX PLL。始终将此参数设置为1。
SUPPORT_DEEP_COLOR
  • 0: 无深色
  • 1: 深色
 确定内核是否可以编码深色格式。
SUPPORT_AUXILIARY
  • 0: 无AUX
  • 1: AUX
 确定是否包括辅助通道编码。
SYMBOLS_PER_CLOCK 8 对 Intel® Arria® 10 器件支持每个时钟8个符号。
SUPPORT_AUDIO
  • 0: 无音频
  • 1: 音频
 确定内核是否可以编码音频。
BITEC_DAUGHTER_CARD_REV
  • 0: 不针对任何Bitec HDMI子卡
  • 4: 支持Bitec HDMI子卡revision 4
  • 6: 针对Bitec HDMI子卡revision 6
  • 11: 针对Bitec HDMI子卡revision 11 (默认)
指定所使用的Bitec HDMI子卡的版本。当更改版本时，设计可能会根据Bitec HDMI子卡的要求交换收发器通道并反转极性。如果将BITEC_DAUGHTER_CARD_REV参数设置为 0，那么设计不会对收发器通道和极性进行任何更改。
POLARITY_INVERSION
  • 0: 反转极性
  • 1: 不反转极性
 将此参数设置为1来反转输入数据的每一比特的值。将此参数设置为1会将4'b1111分配给TX收发器的tx_polinv端口。
二级标题