仅对英特尔可见 — GUID: sam1412835883616
Ixiasoft
GPIO Intel® FPGA IP的发布信息
GPIO Intel® FPGA IP特性
GPIO Intel® FPGA IP数据路径
GPIO Intel® FPGA IP接口信号
验证资源利用率和设计性能
GPIO Intel® FPGA IP参数设置
寄存器封装
GPIO Intel® FPGA IP时序
GPIO Intel® FPGA IP设计实例
Arria® V, Cyclone® V和 Stratix® V器件的IP移植流程
GPIO Intel® FPGA IP用户指南存档
GPIO Intel® FPGA IP用户指南: Intel® Arria® 10和 Intel® Cyclone® 10 GX器件的文档修订历史
仅对英特尔可见 — GUID: sam1412835883616
Ixiasoft
寄存器封装
GPIO IP核允许将寄存器封装到外设中以节省空间和资源利用率。
可将输入和输出路径上的全速率DDIO配置成触发器。要实现此操作,请添加下表列出的.qsf约束。
路径 | QSF约束 |
---|---|
Input register packing(输入寄存器封装) | set_instance_assignment -name FAST_INPUT_REGISTER ON -to <path to register> |
Output register packing(输出寄存器封装) | set_instance_assignment -name FAST_OUTPUT_REGISTER ON -to <path to register> |
Output enable register packing(输出使能寄存器封装) | set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER ON -to <path to register> |
注: 这些约束不能保证寄存器的封装。但这些约束使得Fitter找到合法的布局。否则,Fitter将触发器保持在内核中。