仅对英特尔可见 — GUID： joc1463076447125
Ixiasoft
FPGA扇出区域布线建议
Intel建议对PCB以及扇出区域布线使用95 Ω差分走线通道。PCB上的走线阻抗的公差可以在±10%以内。
反向点动(back-jog)布线配置最适合高速信号。反向点动(back-jog)配置的优势在于它对分路区域(break out region)中的两个差分通道都保持了偏斜匹配。back-jog布线可以是单端back-jog或者是在扇出区域中基于back-jog的颈缩式(neck-down)。
图 14. 建议的单端Back-jog和基于Back-jog分路布线的差分Neck-down
仿真和测量显示了分路区域中的传统jog-out布线配置会降低性能，特别是回波损耗。传统的jog-out布线要求在器件边沿上偏斜匹配。
图 15. 传统的In-line Break-out和基于Jog-out Break-out布线的差分Neck-down
对于高于15 Gbps的信号数据速率，Intel建议您使用back-jog break-out布线配置。对于低于15 Gbps的数据速率，您必须使用在器件边沿上偏斜匹配的jog-out break-out布线。
对于这两个选项，扇出区域中的单端布线会产生更好的插入损耗性能。
在扇出区域中布线时要遵循以下指南：
- 在1 mm BGA间距内布线一个信号对，以实现信号对之间的最大隔离。
- 保持扇出布线长度少于1英寸。
- 避免对那些接近空隙区域边沿的通道进行布线。在布线边沿和空隙边沿之间保留足够的空间。对于高速信号布线，始终需要较宽的基准平面。
图 16. 从空隙区域布线出的实例a和b空间尺寸一定不要小于走线宽度的尺寸。
