Stratix 10器件，高速信号接口布局设计指南

下载 PDF
ID 683132
日期 5/08/2017
Public
文档目录
文档目录 x
Stratix 10器件，高速信号接口布局设计指南 2. 当前版本的文档修订历史
Stratix 10器件，高速信号接口布局设计指南 x
Stratix® 10器件和收发器通道 PCB叠层选择指南(PCB Stackup Selection Guideline) 高速信号PCB布线的建议 FPGA扇出区域设计 CFP2/CFP4连接器电路板布局设计指南 QSFP+/zSFP/QSFP28连接器电路板布局设计指南 SMA 2.4-mm布局设计指南 Tyco/Amphenol Interlaken连接器设计指南 电气规范
FPGA扇出区域设计 x
信号分路建议(Signal Break-out Recommendations) FPGA扇出区域布线建议 AC耦合电容布局和优化指南
信号分路建议(Signal Break-out Recommendations) x
Option 1: Via-In-Pad Topology Option 2: Dog-bone with GND Cutout at BGA Pad Topology Option 3: Micro-via Topology 扇出配置中的BGA焊盘下的GND切口(GND Cutout Under BGA Pads in Fan-out Configuration) BGA和Via-in-Pad下的GND Cutout的Dog-bone配置比较 BGA空隙区域上的走线形状布线(泪珠配置(Tear Drop Configuration))
FPGA扇出区域布线建议 x
常规和建议的分路布线拓扑结构的比较
常规和建议的分路布线拓扑结构的比较 x
Break-out后偏斜匹配的传统Jog-out布线 通孔高度和通孔反焊盘对插入损耗的影响(The Impact of Via Height and Via Anti-pad Over Insertion Loss)
Break-out后偏斜匹配的传统Jog-out布线 x
案例1和案例3之间的性能比较 案例2和案例4之间的性能比较 案例1和案例5之间的性能比较 案例2和案例6之间的性能比较
AC耦合电容布局和优化指南 x
0201 AC电容 0402 AC电容 PCB AC电容布局建议
0201 AC电容 x
扫描反焊盘半径(Sweeping Anti-pad Radius) 仅在电容下的第一个GND平面上扫描空隙宽度
0402 AC电容 x
扫描反焊盘半径(Sweeping Anti-pad Radius) 仅在电容下的第一个GND平面上扫描空隙宽度 对0201 AC电容添加一个走线参考 对0402 AC电容添加一个走线参考
PCB AC电容布局建议 x
AC电容配置时要避免的事项
CFP2/CFP4连接器电路板布局设计指南 x
CFP2主机连接器，模块装配和管脚分配 CFP4主机连接器，模块装配和管脚分配 建议的CFP2/CFP4连接器上的PCB设计指南 CFP4设计实例和优化性能
CFP4设计实例和优化性能 x
CFP4连接器布局：信号通孔，走线布线影响和优化 CFP4连接器区域上的两种不同的分路布线(Break-out Routings) CFP4连接器布线拓扑结构设计实例 完整的CFP4通道分析设计实例(不包括连接器) CFP2连接器区域布局
QSFP+/zSFP/QSFP28连接器电路板布局设计指南 x
QSFP+模块装配和管脚分配 QSFP+/zQSFP/QSFP28通道的建议PCB设计指南 建议的QSFP+信号布线 QSFP28实例设计和性能优化
SMA 2.4-mm布局设计指南 x
SMA 2.4 mm Molex®连接器组装 使用2.4 mm连接器的通道的PCB设计指南 2.4 mm实例设计性能
使用2.4 mm连接器的通道的PCB设计指南 x
版本A SMA 2.4 mm连接器的建议PCB布局设计 版本B SMA 2.4 mm连接器的建议PCB布局设计 选项1与选项2布局之间的性能比较 其他的2.4 mm连接器 2.4 mm通道规范
Tyco/Amphenol Interlaken连接器设计指南 x
连接器信号和管脚分配
连接器信号和管脚分配 x
包括25 Gbps + Interlaken接口连接器的通道的PCB设计指南建议 Interlaken通道接口性能实例
电气规范 x
CFP2/CFP4/QSFP+/QSFP28/zQSFP/SMA 2.4 mm的CEI 28极短距离(VSR)规范 Interlaken接口规范
2. 当前版本的文档修订历史 x
2.1. 先前版本的文档修订历史
Stratix 10器件，高速信号接口布局设计指南
2. 当前版本的文档修订历史

CFP2连接器区域布局

这些是仿真的差分TDR结果，包括连接到CFP2连接器和PCB部分和主机兼容板。TDR结果基于以下配置：

  • 没有GND cutout
  • 单一GND层cutout
  • CFP2高速信号焊盘下两个GND层

主机PCB布线有一个100 Ω阻抗。

图 71. 包括TDR差分阻抗结果的部分HCB，CFP2连接器和Host PCB的仿真结构HCB端口终止时来自host PCB的TDR差分阻抗结果。

下图显示了CFP2全通道的 Arria® 10器件填充的SI电路板上实际测量的差分TDR。两个GND层在高速连接器焊盘下被切出(cut out)。降低的差分阻抗在CFP2连接器转换到PCB上约为8.5 Ω。

图 72. CFP2连接器上的 Arria® 10器件PCB布局
图 73. 包括CFP2连接器和HCB的 Arria® 10器件CFP2全通道的TDR差分阻抗
图 74.  Arria® 10器件CFP2通道的插入和回波损耗性能此图使用仅包含裸主机板(bare host board)的图 72中的实例。

单一TX对和单一RX对(两者都满足CFP2规范)的已测量SP性能。
二级标题