Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

下载 PDF
ID 683814
日期 12/23/2020
Public
文档目录
文档目录 x
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南 x
Intel® Arria® 10 GX和GT管脚连接指南 Intel® Arria® 10 SX管脚连接指南 Intel® Arria® 10器件的电源共享指南 Intel® Arria® 10 GX、GT和SX器件系列管脚连接指南文档修订历史
Intel® Arria® 10 GX和GT管脚连接指南 x
时钟和PLL管脚 专用配置/JTAG管脚 可选/复用配置管脚 部分重配置管脚 差分I/O管脚 外部存储器接口和硬核存储器PHY管脚 参考管脚 电压传感器管脚 电源管脚 收发器管脚 Intel® Arria® 10 GX和GT管脚连接指南的注释
Intel® Arria® 10 SX管脚连接指南 x
HPS电源管脚 HPS专用I/O Bank管脚 HPS外部管脚 共享的3V I/O Bank管脚 Intel® Arria® 10 SX管脚连接指南的注释
Intel® Arria® 10器件的电源共享指南 x
示例1— Intel® Arria® 10 GX 示例2— Intel® Arria® 10 GX 示例3— Intel® Arria® 10 GX 示例4— Intel® Arria® 10 GX 示例5— Intel® Arria® 10 GX 示例6— Intel® Arria® 10 GT 示例7— Intel® Arria® 10 GT 示例8— Intel® Arria® 10 SX 示例9— Intel® Arria® 10 SX 示例10— Intel® Arria® 10 SX 示例11— Intel® Arria® 10 GX (使用SmartVID功能) 电源共享指南的注释
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

部分重配置管脚

注： Intel® 建议您创建一个 Intel® Quartus® Prime设计，输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查管脚连接。这些规则因不同器件而异，这取决于器件密度、封装、I/O约束、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 4.  部分重配置管脚
管脚名称 管脚功能 管脚描述 连接指南
PR_REQUEST I/O，输入

部分重配置请求管脚。

驱高此管脚以开始部分重配置。驱低此管脚来结束部分重配置。

您只能在FPP x16配置方案中使用一个外部主机模式进行部分重新配置时使用此管脚。

PR_REQUEST管脚悬空可能会导致配置错误。无论此管脚是否用作部分重配置管脚，在配置期间都应将此管脚驱动为低电平。

在配置期间，此管脚保留为一个带有弱上拉电阻的输入。当不使用此管脚作为专用输入PR_REQUEST管脚时，并且此管脚不用作I/O管脚时，请将此管脚连接到GND。

您可以使用PR_REQUEST管脚作为一个I/O管脚。如果此管脚用作输入管脚，那么连接到此管脚的主机或者外部组件必须在器件配置期间驱低此管脚。

PR_READY I/O，输出或输出(开漏) 部分重配置就绪管脚被驱动为低电平，直到器件准备好开始部分重配置。当器件准备好开始重配置时，此信号被释放并被一个外部上拉电阻拉高。

当用作可选的开漏输出专用PR_READY管脚时，通过一个外部10-kΩ上拉电阻将此管脚连接到VCCPGM。

当不用作专用PR_READY可选的开漏输出时，并且此管脚不用作I/O管脚时，请按照 Intel® Quartus® Prime软件中的定义连接此管脚。

PR_ERROR I/O，输出或输出(开漏) 除非器件检测到一个错误，否则在部分重配置期间部分重配置错误管脚将驱动为低电平。如果检测到一个错误，那么此信号被释放并被一个外部上拉电阻拉高。

当用作可选的开漏输出专用PR_ERROR管脚时，通过一个外部10-kΩ上拉电阻将此管脚连接到VCCPGM。

当不用作专用PR_ERROR可选的开漏输出时，并且此管脚不用作I/O管脚时，请按照 Intel® Quartus® Prime软件中的定义连接此管脚。

PR_DONE I/O，输出或输出(开漏) 部分重配置完成管脚被驱动为低电平，直到部分重配置完成。当重配置完成时，此信号被释放并被一个外部上拉电阻拉高。

当用作可选的开漏输出专用PR_DONE管脚时，通过一个外部10-kΩ上拉电阻将此管脚连接到VCCPGM。

当不用作专用PR_DONE可选的开漏输出时，并且此管脚不用作I/O管脚时，请按照 Intel® Quartus® Prime软件中的定义连接此管脚。

CvP_CONFDONE I/O，输出(开漏)

CvP完成管脚在配置期间被驱动为低电平。当CvP配置完成时，此信号被释放并被一个外部上拉电阻拉高。

仅当CONF_DONE管脚为高电平时，此管脚的状态才有效。

当用作可选的开漏输出专用CvP_CONFDONE管脚时，通过一个外部10-kΩ上拉电阻将此管脚连接到VCCPGM。

当不用作专用CvP_CONFDONE可选的开漏输出时，并且此管脚不用作I/O管脚时，请按照 Intel® Quartus® Prime软件中的定义连接此管脚。

二级标题