HPS外部管脚
HPS管脚名称 | 管脚类型 | 管脚功能 请参考注释11,12和13。 |
管脚描述 | 连接指南 |
---|---|---|---|---|
HPS_DEDICATED_4 | I/O | Pin Mux Select 4 | QSPI CLK | 当配置为QSPI Clock时,并且使用单一存储器拓扑时,在 Intel® Arria® 10 SoC FPGA器件管脚附近连接一个50-Ω串行匹配电阻。对于其他拓扑,请使用一个25-Ω串行匹配电阻。 当从一个SD/MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 8 | SDMMC Data Bit 0 | |||
Pin Mux Select 14 | NAND Data Bit 0 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 0 | |||
HPS_DEDICATED_5 | I/O | Pin Mux Select 4 | QSPI Data IO Bit 0 | 当从一个SD/MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 8 | SDMMC Command Line | |||
Pin Mux Select 14 | NAND Data Bit 1 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 1 | |||
BOOTSEL2 (BSEL2)/ HPS_DEDICATED_6 | I/O | Pin Mux Select 4 | QSPI Slave Select 0 | 将一个4.7-kΩ上拉或者下拉电阻连接到管脚,以选择所需的引导选择值。关于引导选择值的详细信息,请参考 Intel® Arria® 10 Hard Processor System Technical Reference Manual中的Booting and Configuration附录。 这是一个多功能管脚。HPS Boot ROM在上电时从此管脚采集BSEL的值。引导完成后,此管脚的功能将根据Platform Designer中的设置而定。 此电阻将不会干扰可能共享此管脚的低速接口信号。 |
Pin Mux Select 8 | SDMMC Clock Out | |||
Pin Mux Select 14 | NAND Write Enable 请参考注释19。 |
|||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 2 | |||
HPS_DEDICATED_7 | I/O | Pin Mux Select 4 | QSPI Data IO Bit 1 | 当从一个SD/MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 8 | SDMMC Data Bit 1 | |||
Pin Mux Select 14 | NAND Read Enable 请参考注释19。 |
|||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 3 | |||
HPS_DEDICATED_8 | I/O | Pin Mux Select 4 | QSPI Data IO Bit 2/ Write Protect 请参考注释19。 |
当从一个SD/MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 8 | SDMMC Data Bit 2 | |||
Pin Mux Select 14 | NAND Data Bit 2 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 4 | |||
HPS_DEDICATED_9 | I/O | Pin Mux Select 4 | QSPI Data IO Bit 3/ Hold | 当从一个SD/MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 SD卡在SDMMC Data Bit 3上有一个内部的上拉,可以使用SET_CLR_CARD_DETECT (ACMD42)命令在软件中将其禁用。这不适用于MMC/eMMC flash。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 8 | SDMMC Data Bit 3 | |||
Pin Mux Select 14 | NAND Data Bit 3 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 5 | |||
BOOTSEL1 (BSEL1)/ HPS_DEDICATED_10 | I/O | Pin Mux Select 2 | SPIS0 Master In Slave Out | 将一个4.7-kΩ上拉或者下拉电阻连接到管脚,以选择所需的引导选择值。关于引导选择值的详细信息,请参考 Intel® Arria® 10 Hard Processor System Technical Reference Manual中的Booting and Configuration附录。 这是一个多功能管脚。HPS Boot ROM在上电时从此管脚采集BSEL的值。引导完成后,此管脚的功能将根据Platform Designer中的设置而定。 此电阻将不会干扰可能共享此管脚的低速接口信号。 |
Pin Mux Select 3 | SPIM0 Slave Select 1 请参考注释19。 |
|||
Pin Mux Select 8 | SDMMC Power Enable 请参考注释15。 |
|||
Pin Mux Select 14 | NAND Command Latch Enable | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 6 | |||
BOOTSEL0 (BSEL0)/ HPS_DEDICATED_11 | I/O | Pin Mux Select 3 | SPIM 0 Clock | 将一个4.7-kΩ上拉或者下拉电阻连接到管脚,以选择所需的引导选择值。关于引导选择值的详细信息,请参考 Intel® Arria® 10 Hard Processor System Technical Reference Manual中的Booting and Configuration附录。 这是一个多功能管脚。HPS Boot ROM在上电时从此管脚采集BSEL的值。引导完成后,此管脚的功能将根据Platform Designer中的设置而定。 此电阻将不会干扰可能共享此管脚的低速接口信号。 |
Pin Mux Select 4 | PLL Clock 0 | |||
Pin Mux Select 8 | QSPI Slave Select 1 | |||
Pin Mux Select 14 | NAND Address Latch Enable | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 7 | |||
HPS_DEDICATED_12 | I/O | Pin Mux Select 0 | I2C EMAC1 Serial Data | 如果用作NAND Ready/Busy输入,那么通过一个1–10-kΩ上拉电阻将此管脚连接到NAND_RB管脚位于的专用I/O bank中的VCCIO_HPS。 当从一个MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 1 | EMAC1 MDIO | |||
Pin Mux Select 3 | SPIM0 Master Out Slave In | |||
Pin Mux Select 4 | PLL Clock 1 | |||
Pin Mux Select 8 | SDMMC Data Bit 4 | |||
Pin Mux Select 13 | UART1 Transmit | |||
Pin Mux Select 14 | NAND Ready/Busy | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 8 | |||
HPS_DEDICATED_13 | I/O | Pin Mux Select 0 | I2C EMAC1 Serial Clock | 当从一个MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 1 | EMAC1 MDC | |||
Pin Mux Select 3 | SPIM0 Master In Slave Out | |||
Pin Mux Select 4 | PLL Clock 2 | |||
Pin Mux Select 8 | SDMMC Data Bit 5 | |||
Pin Mux Select 13 | UART1 Request to Send 请参考注释19。 |
|||
Pin Mux Select 14 | NAND Chip Enable 请参考注释19。 |
|||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 9 | |||
HPS_DEDICATED_14 | I/O | Pin Mux Select 0 | I2C EMAC2 Serial Data | 当从一个MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 1 | EMAC2 MDIO | |||
Pin Mux Select 3 | SPIM0 Slave Select 0 请参考注释19。 |
|||
Pin Mux Select 4 | PLL Clock 3 | |||
Pin Mux Select 8 | SDMMC Data Bit 6 | |||
Pin Mux Select 13 | UART1 Clear to Send 请参考注释19。 |
|||
Pin Mux Select 14 | NAND Data Bit 4 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 10 | |||
HPS_DEDICATED_15 | I/O | Pin Mux Select 0 | I2C EMAC2 Serial Clock | 当从一个MMC/eMMC器件引导HPS时, 使用一个弱上拉电阻(如10-kΩ)拉高电路板上的此管脚。 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 1 | EMAC2 MDC | |||
Pin Mux Select 2 | SPIS0 Clock | |||
Pin Mux Select 4 | PLL Clock 4 | |||
Pin Mux Select 8 | SDMMC Data Bit 7 | |||
Pin Mux Select 13 | UART1 Receive | |||
Pin Mux Select 14 | NAND Data Bit 5 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 11 | |||
HPS_DEDICATED_16 | I/O | Pin Mux Select 0 | I2C EMAC0 Serial Data | 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 1 | EMAC0 MDIO | |||
Pin Mux Select 2 | SPIS0 Master Out Slave In | |||
Pin Mux Select 8 | QSPI Slave Select 2 | |||
Pin Mux Select 13 | UART1 Transmit | |||
Pin Mux Select 14 | NAND Data Bit 6 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 12 | |||
HPS_DEDICATED_17 | I/O | Pin Mux Select 0 | I2C EMAC0 Serial Clock | 如果未使用,那么在 Intel® Quartus® Prime软件中将其编程为一个带弱上拉的输入。 |
Pin Mux Select 1 | EMAC0 MDC | |||
Pin Mux Select 2 | SPIS0 Slave Select 0 请参考注释19。 |
|||
Pin Mux Select 8 | QSPI Slave Select 3 | |||
Pin Mux Select 13 | UART1 Receive | |||
Pin Mux Select 14 | NAND Data Bit 7 | |||
Pin Mux Select 15 请参考注释14。 |
GPIO 2 Bit 13 |