Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

下载 PDF
ID 683814
日期 12/23/2020
Public
文档目录
文档目录 x
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南 x
Intel® Arria® 10 GX和GT管脚连接指南 Intel® Arria® 10 SX管脚连接指南 Intel® Arria® 10器件的电源共享指南 Intel® Arria® 10 GX、GT和SX器件系列管脚连接指南文档修订历史
Intel® Arria® 10 GX和GT管脚连接指南 x
时钟和PLL管脚 专用配置/JTAG管脚 可选/复用配置管脚 部分重配置管脚 差分I/O管脚 外部存储器接口和硬核存储器PHY管脚 参考管脚 电压传感器管脚 电源管脚 收发器管脚 Intel® Arria® 10 GX和GT管脚连接指南的注释
Intel® Arria® 10 SX管脚连接指南 x
HPS电源管脚 HPS专用I/O Bank管脚 HPS外部管脚 共享的3V I/O Bank管脚 Intel® Arria® 10 SX管脚连接指南的注释
Intel® Arria® 10器件的电源共享指南 x
示例1— Intel® Arria® 10 GX 示例2— Intel® Arria® 10 GX 示例3— Intel® Arria® 10 GX 示例4— Intel® Arria® 10 GX 示例5— Intel® Arria® 10 GX 示例6— Intel® Arria® 10 GT 示例7— Intel® Arria® 10 GT 示例8— Intel® Arria® 10 SX 示例9— Intel® Arria® 10 SX 示例10— Intel® Arria® 10 SX 示例11— Intel® Arria® 10 GX (使用SmartVID功能) 电源共享指南的注释
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

差分I/O管脚

注： Intel® 建议您创建一个 Intel® Quartus® Prime设计，输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查管脚连接。这些规则因不同器件而异，这取决于器件密度、封装、I/O约束、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 5.  差分I/O管脚
管脚名称 管脚功能 管脚描述 连接指南
LVDS[2,3][A,B,C,D,E,F,G,H,I,J,K,L]_[1:24]p , LVDS[2,3][A,B,C,D,E,F,G,H,I,J,K,L]_[1:24]n I/O，TX/RX通道 这些是列I/O bank上的真LVDS接收器/发送器通道。每个I/O对均可配置为LVDS接收器或者LVDS发送器。后缀为"p"的管脚为差分通道传送正信号。后缀为"n"的管脚为差分通道传送负信号。如果不用于差分信号发送，那么这些管脚可用作用户I/O管脚。 按照 Intel® Quartus® Prime软件中的定义连接未使用的管脚。
二级标题