Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

下载 PDF
ID 683814
日期 12/23/2020
Public
文档目录
文档目录 x
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南 x
Intel® Arria® 10 GX和GT管脚连接指南 Intel® Arria® 10 SX管脚连接指南 Intel® Arria® 10器件的电源共享指南 Intel® Arria® 10 GX、GT和SX器件系列管脚连接指南文档修订历史
Intel® Arria® 10 GX和GT管脚连接指南 x
时钟和PLL管脚 专用配置/JTAG管脚 可选/复用配置管脚 部分重配置管脚 差分I/O管脚 外部存储器接口和硬核存储器PHY管脚 参考管脚 电压传感器管脚 电源管脚 收发器管脚 Intel® Arria® 10 GX和GT管脚连接指南的注释
Intel® Arria® 10 SX管脚连接指南 x
HPS电源管脚 HPS专用I/O Bank管脚 HPS外部管脚 共享的3V I/O Bank管脚 Intel® Arria® 10 SX管脚连接指南的注释
Intel® Arria® 10器件的电源共享指南 x
示例1— Intel® Arria® 10 GX 示例2— Intel® Arria® 10 GX 示例3— Intel® Arria® 10 GX 示例4— Intel® Arria® 10 GX 示例5— Intel® Arria® 10 GX 示例6— Intel® Arria® 10 GT 示例7— Intel® Arria® 10 GT 示例8— Intel® Arria® 10 SX 示例9— Intel® Arria® 10 SX 示例10— Intel® Arria® 10 SX 示例11— Intel® Arria® 10 GX (使用SmartVID功能) 电源共享指南的注释
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

电压传感器管脚

注： Intel® 建议您创建一个 Intel® Quartus® Prime设计，输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查管脚连接。这些规则因不同器件而异，这取决于器件密度、封装、I/O约束、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 8.  电压传感器管脚
管脚名称 管脚功能 管脚描述 连接指南
VREFP_ADC 输入 专用精密模拟电压参考。

将VREFP_ADC连接到一个外部1.25V精确参考源(+/- 0.2%)以获得更好的ADC性能。将VREFP_ADC当作模拟信号，与VREFN_ADC信号一起提供差分1.25V电压。如果没有提供外部参考，则始终将VREFP_ADC连接到GND。通过将此管脚连接到GND来激活片上参考源(+/-10%)。

VREFP_ADC必须等于或小于VCCA_PLL以防止损坏。

VREFN_ADC 输入

将VREFN_ADC连接到一个外部1.25V精确参考源(+/- 0.2%)的GND管脚以获得更好的ADC性能。将VREFN_ADC当作模拟信号，与VREFP_ADC信号一起提供差分1.25V电压。如果没有提供外部参考，则始终将VREFN_ADC连接到GND。

VSIGP_[0,1] 输入 2对模拟差分输入管脚与FPGA内部的电压传感器一起使用，以监控外部模拟电压。

如果没有使用这些管脚，那么将这些管脚连接到电压传感器功能的GND。有关这些管脚使用情况的详细信息，请参考Power Management in Intel® Arria® 10 Devices章节。

在VCCA_PLL电源轨到达1.62V之前，不要驱动VSIGP和VSIGN管脚，以防止损坏。

VSIGN_[0,1] 输入
二级标题