Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

下载 PDF
ID 683814
日期 12/23/2020
Public
文档目录
文档目录 x
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南 x
Intel® Arria® 10 GX和GT管脚连接指南 Intel® Arria® 10 SX管脚连接指南 Intel® Arria® 10器件的电源共享指南 Intel® Arria® 10 GX、GT和SX器件系列管脚连接指南文档修订历史
Intel® Arria® 10 GX和GT管脚连接指南 x
时钟和PLL管脚 专用配置/JTAG管脚 可选/复用配置管脚 部分重配置管脚 差分I/O管脚 外部存储器接口和硬核存储器PHY管脚 参考管脚 电压传感器管脚 电源管脚 收发器管脚 Intel® Arria® 10 GX和GT管脚连接指南的注释
Intel® Arria® 10 SX管脚连接指南 x
HPS电源管脚 HPS专用I/O Bank管脚 HPS外部管脚 共享的3V I/O Bank管脚 Intel® Arria® 10 SX管脚连接指南的注释
Intel® Arria® 10器件的电源共享指南 x
示例1— Intel® Arria® 10 GX 示例2— Intel® Arria® 10 GX 示例3— Intel® Arria® 10 GX 示例4— Intel® Arria® 10 GX 示例5— Intel® Arria® 10 GX 示例6— Intel® Arria® 10 GT 示例7— Intel® Arria® 10 GT 示例8— Intel® Arria® 10 SX 示例9— Intel® Arria® 10 SX 示例10— Intel® Arria® 10 SX 示例11— Intel® Arria® 10 GX (使用SmartVID功能) 电源共享指南的注释
Intel® Arria® 10 GX，GT和SX器件系列管脚连接指南

参考管脚

注： Intel® 建议您创建一个 Intel® Quartus® Prime设计，输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查管脚连接。这些规则因不同器件而异，这取决于器件密度、封装、I/O约束、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 7.  参考管脚
管脚名称 管脚功能 管脚描述 连接指南
RZQ_[#] , VID_EN I/O I/O bank的参考管脚。RZQ管脚与它们所位于的I/O bank共享同一VCCIO。将外部精密电阻连接到bank内指定的管脚。在不要求的情况下，此管脚是一个普通I/O管脚。

使用OCT时，根据所需的OCT阻抗，通过一个240-Ω或100-Ω电阻将这些管脚连接到GND。有关所需OCT方案的OCT阻抗选项，请参考 Intel® Arria® 10器件手册。

如果在 Intel® Arria® 10 SX器件中使用 Early I/O Release特性，那么要确保此管脚位于活动的HPS I/O bank之中。关于详细信息，请参考 Intel® Arria® 10 SoC Design Guidelines的HPS EMIF Design Consideration章节。

VID_EN管脚不是物理管脚。VID_EN管脚是一个与RZQ_2A管脚共享的多功能管脚。

如果使用SmartVID功能，那么可以选择使用RZQ_2A管脚来使能VID_EN功能。如果使用RZQ_2A管脚作为VID_EN管脚，那么RZQ_2A管脚不能用于OCT校准。

如果使用RZQ_2A管脚用于OCT校准，那么您可以选择使用其他的通用I/O管脚用于VID_EN功能。

DNU Do Not Use Do Not Use (DNU). 请勿连接电源、GND和任何其他信号。这些管脚必须悬空。
NC No Connect 请勿驱动信号到这些管脚中。

在进行器件移植的设计时，可以选择将这些管脚连接到电源、GND或者信号走线，这取决于选择进行移植的器件的管脚约束。

然而，如果不考虑器件移植，那么可以悬空这些管脚。
二级标题