Stratix 10 GX/SX器件概述

下载
ID 683729
日期 8/08/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10 GX/SX器件概述
1. Intel® Stratix® 10 GX/SX器件概述 x
1.1. Intel® Stratix® 10器件系列 1.2. Intel® Stratix® 10 FPGA和SoC中的创新 1.3. FPGA和SoC特性汇总 1.4. Intel® Stratix® 10结构图 1.5. Intel® Stratix® 10 FPGA和SoC系列规划 1.6. HyperFlex内核体系结构 1.7. 异构3D SiP收发器Tile 1.8. Intel® Stratix® 10收发器 1.9. PCI Express Gen1/Gen2/Gen3硬核IP 1.10. Interlaken PCS硬核IP 1.11. 10G以太网硬核IP 1.12. 外部存储器和通用I/O 1.13. 自适应逻辑模块(ALM) 1.14. 内核时钟 1.15. 小数分频综合PLL和I/O PLL 1.16. 内部嵌入式存储器 1.17. 精度可调DSP模块 1.18. 硬核处理器系统(HPS) 1.19. 电源管理 1.20. 器件配置和安全器件管理器(SDM) 1.21. 器件安全 1.22. 使用PCI Express的通过协议配置 1.23. 部分和动态重配置 1.24. 快进编译(Fast Forward Compile) 1.25. 单粒子翻转(SEU)检错和纠错 1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史
1.1. Intel® Stratix® 10器件系列 x
1.1.1. 可用选项
1.8. Intel® Stratix® 10收发器 x
1.8.1. PMA功能 1.8.2. PCS功能
1.18. 硬核处理器系统(HPS) x
1.18.1. Intel® Stratix® 10 HPS的主要特性
1. Intel® Stratix® 10 GX/SX器件概述

1.7. 异构3D SiP收发器Tile

Intel® Stratix® 10 FPGA和SoC具有高能效，高带宽和低延迟收发器的功能。收发器在异构3D系统级封装(SiP)收发器tile中实现，每个包含24个全双工收发器通道。除了提供高性能收发器解决方案来满足当前的连接需要，随着数据速率、调制方案和协议IP的演变，这也将支持未来的灵活性和可扩展性。

图 5. 单片内核架构和异构3D SiP收发器Tile

每个收发器tile包含：

  • 24个全双工收发器通道(PMA和PCS)
  • 参考时钟分配网络
  • 发送PLL
  • 高速时钟和绑定网络
  • PCI Express硬核IP的一个实例
图 6. 异构3D SiP收发器Tile体系结构
二级标题

本页面上的信息是否对您有用？

剩余字符数:

反馈消息