Stratix 10 GX/SX器件概述

ID 683729
日期 8/08/2018
Public

1.7. 异构3D SiP收发器Tile

Intel® Stratix® 10 FPGA和SoC具有高能效,高带宽和低延迟收发器的功能。收发器在异构3D系统级封装(SiP)收发器tile中实现,每个包含24个全双工收发器通道。除了提供高性能收发器解决方案来满足当前的连接需要,随着数据速率、调制方案和协议IP的演变,这也将支持未来的灵活性和可扩展性。

图 5. 单片内核架构和异构3D SiP收发器Tile

每个收发器tile包含:

  • 24个全双工收发器通道(PMA和PCS)
  • 参考时钟分配网络
  • 发送PLL
  • 高速时钟和绑定网络
  • PCI Express硬核IP的一个实例
图 6. 异构3D SiP收发器Tile体系结构