Stratix 10 GX/SX器件概述

下载
ID 683729
日期 8/08/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10 GX/SX器件概述
1. Intel® Stratix® 10 GX/SX器件概述 x
1.1. Intel® Stratix® 10器件系列 1.2. Intel® Stratix® 10 FPGA和SoC中的创新 1.3. FPGA和SoC特性汇总 1.4. Intel® Stratix® 10结构图 1.5. Intel® Stratix® 10 FPGA和SoC系列规划 1.6. HyperFlex内核体系结构 1.7. 异构3D SiP收发器Tile 1.8. Intel® Stratix® 10收发器 1.9. PCI Express Gen1/Gen2/Gen3硬核IP 1.10. Interlaken PCS硬核IP 1.11. 10G以太网硬核IP 1.12. 外部存储器和通用I/O 1.13. 自适应逻辑模块(ALM) 1.14. 内核时钟 1.15. 小数分频综合PLL和I/O PLL 1.16. 内部嵌入式存储器 1.17. 精度可调DSP模块 1.18. 硬核处理器系统(HPS) 1.19. 电源管理 1.20. 器件配置和安全器件管理器(SDM) 1.21. 器件安全 1.22. 使用PCI Express的通过协议配置 1.23. 部分和动态重配置 1.24. 快进编译(Fast Forward Compile) 1.25. 单粒子翻转(SEU)检错和纠错 1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史
1.1. Intel® Stratix® 10器件系列 x
1.1.1. 可用选项
1.8. Intel® Stratix® 10收发器 x
1.8.1. PMA功能 1.8.2. PCS功能
1.18. 硬核处理器系统(HPS) x
1.18.1. Intel® Stratix® 10 HPS的主要特性
1. Intel® Stratix® 10 GX/SX器件概述

1.11. 10G以太网硬核IP

Intel® Stratix® 10器件包括IEEE 802.3 10-Gbps以太网(10GbE)兼容的10GBASE-R PCS和PMA硬核IP。可扩展的10GbE硬核IP支持多个独立的10GbE端口，而同时对所有的10GBASE-R PCS实例使用单个PLL，从而节省了内核逻辑资源和时钟网络。

与需要一个外部XAUI-to-10G PHY的10 GbE Attachment Unit Interface (XAUI)接口相比，集成的串行收发器简化了多端口10GbE系统。此外，集成的收发器采用信号调理电路，这使能了与标准10G XFP和SFP+可插拔光模块的直接连接。收发器还支持背板以太网应用，并且包括一个硬核10GBASE-KR / 40GBASE-KR4前向纠错(FEC)电路，可用于10G以及40G应用。集成的10G以太网硬核IP和10G收发器节省了外部PHY的成本、电路板空间和系统电源。10G以太网PCS硬核IP和10GBASE-KR FEC存在于每个收发器通道中。

二级标题

本页面上的信息是否对您有用？

剩余字符数:

反馈消息