Stratix 10 GX/SX器件概述

ID 683729
日期 8/08/2018
Public

1. Intel® Stratix® 10 GX/SX器件概述

所作的更新针对于:
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
Intel的14-nm Intel® Stratix® 10 GX FPGA和SX SoC实现了高于上一代高性能FPGA的2倍内核性能,功耗最高降低70%。

通过采用几项突破性创新,包括全新的HyperFlex™内核体系结构,在您最先进的应用中,此器件系列使您能够在满足功耗预算的同时也能够满足对不断增长的带宽和处理性能的要求。

通过采用一个基于四核64位ARM® Cortex®-A53的嵌入式硬核存储器系统(HPS), Intel® Stratix® 10 SoC器件实现了高能效,应用级处理,并使设计人员能够将硬件虚拟化扩展到FPGA架构中。 Intel® Stratix® 10 SoC器件展现了Intel对高性能SoC的致力研发,并拓展了Intel在基于ARM的处理器系统的可编程器件的领导地位。

Intel® Stratix® 10 FPGA和SoC中的重要革新包括:

  • 全新的HyperFlex内核体系结构,实现了高于上一代高性能FPGA的2倍核心性能。
  • 行业领先的Intel 14-nm Tri-Gate (FinFET)技术
  • 异构3D System-in-Package (SiP)技术
  • 具有高达550万个逻辑单元(LE)的单片式内核架构
  • 异构3D SiP收发器瓦片(transceiver tile)上有高达96个全双工收发器通道
  • 高达28.3 Gbps (芯片到芯片/模块和背板性能)的收发器数据速率
  • M20K (20 kbit)内部SRAM存储器模块
  • 基于小数综合和超低抖动LC tank的发送锁相环(PLL)
  • Hard PCI Express® Gen3 x16 intellectual property (IP)模块
  • 每个收发器通道中的Hard 10GBASE-KR/40GBASE-KR4 Forward Error Correction (FEC)
  • 硬核存储控制器和PHY,支持每个管脚高达2666 Mbps的DDR4速率
  • 硬浮点和符合IEEE 754的硬浮点精度可调数字信号处理(DSP)模块,具备高达10 TFLOPS的计算性能和每瓦80 GFLOPS的功率效率
  • SoC系列中高达1.5 GHz的四核64位ARM Cortex-A53嵌入式处理器
  • 对灵活的低功耗,低偏移时钟树的可编程时钟树综合
  • 专用安全器件管理器(SDM):
    • 增强器件配置和安全
    • AES-256,SHA-256/384和 ECDSA-256/384加密/解密加速器和认证
    • 多因素认证
    • 物理不可克隆功能(PUF)服务和软件可编程器件配置能力
  • 一套完整的高级节能特性,上一代高性能FPGA相比,功耗最高可降低70%
  • 非破坏性寄存器状态读回和写回,支持ASIC原型开发和其他应用

有了这些功能, Intel® Stratix® 10 FPGA和SoC最适用于各个领域中那些最苛刻的应用:

  • 计算和存储—用于定制服务器,云计算和数据中心加速
  • 网络—用于Terabit,400G和multi-100G桥接,聚合,数据包处理和流量管理
  • 光传输网络—用于OTU4,2xOTU4,4xOTU4
  • 广播—用于高端工作室分布,头端编码/解码,边缘正交幅度调制(QAM)
  • 军事—用于雷达,电子战和通信安全
  • 医疗—用于诊断扫描仪和诊断成像
  • 测试与测量—用于协议和应用测试
  • 无线—用于下一代5G网络
  • ASIC原型—用于那些需要有最大I/O数量的最大单片式FPGA架构的设计