Stratix 10 GX/SX器件概述

ID 683729
日期 8/08/2018
Public

1.5. Intel® Stratix® 10 FPGA和SoC系列规划

表 4.   Intel® Stratix® 10 GX/SX FPGA和SoC系列规划—FPGA内核(第1部分)

Intel® Stratix® 10 GX/SX器件名称

逻辑单元(KLE)

M20K模块

M20K Mbits

MLAB数量

MLAB Mbits

18x19乘法器1

GX 400/

SX 400

378 1,537 30 3,204 2 1,296

GX 650/

SX 650

612 2,489 49 5,184 3 2,304

GX 850/

SX 850

841 3,477 68 7,124 4 4,032

GX 1100/

SX 1100

1,092 4,401 86 9,540 6 5,040

GX 1650/

SX 1650

1,624 5,851 114 13,764 8 6,290

GX 2100/

SX 2100

2,005 6,501 127 17,316 11 7,488

GX 2500/

SX 2500

2,422 9,963 195 20,529 13 10,022

GX 2800/

SX 2800

2,753 11,721 229 23,796 15 11,520

GX 4500/

SX 4500

4,463 7,033 137 37,821 23 3,960

GX 5500/

SX 5500

5,510 7,033 137 47,700 29 3,960

表 5.   Intel® Stratix® 10 GX/SX FPGA和SoC系列规划—互联,PLL和Hard IP (第2部分)

Intel® Stratix® 10 GX/SX器件名称

Interconnects PLLs Hard IP
最大GPIO数 最大XCVR数 fPLLs I/O PLLs PCIe Hard IP Blocks

GX 400/

SX 400

392 24 8 8 1

GX 650/

SX 650

400 48 16 8 2

GX 850/

SX 850

736 48 16 15 2

GX 1100/

SX 1100

736 48 16 15 2

GX 1650/

SX 1650

704 96 32 14 4

GX 2100/

SX 2100

704 96 32 14 4

GX 2500/

SX 2500

1160 96 32 24 4

GX 2800/

SX 2800

1160 96 32 24 4

GX 4500/

SX 4500

1640 24 8 34 1

GX 5500/

SX 5500

1640 24 8 34 1

表 6.   Intel® Stratix® 10 GX/SX FPGA和SoC系列规划,第1部分单元图例:通用I/O,高压I/Os,LVDS对,收发器2 3 4 5 6 7

Intel® Stratix® 10 GX/SX器件名称

F1152

HF35

(35x35 mm2)

F1760

NF43

(42.5x42.5 mm2)

F1760

NF43

(42.5x42.5 mm2)

GX 400/

SX 400

392, 8, 192, 24    

GX 650/

SX 650

392, 8, 192, 24 400, 16, 192, 48  

GX 850/

SX 850

    688, 16, 336, 48

GX 1100/

SX 1100

    688, 16, 336, 48

GX 1650/

SX 1650

    688, 16, 336, 48

GX 2100/

SX 2100

    688, 16, 336, 48

GX 2500/

SX 2500

    688, 16, 336, 48

GX 2800/

SX 2800

    688, 16, 336, 48

GX 4500/

SX 4500

     

GX 5500/

SX 5500

     
表 7.   Intel® Stratix® 10 GX/SX FPGA和SoC系列规划,第2部分单元图例:通用I/O,高压I/Os,LVDS对,收发器 2 3 4 5 6 7

Intel® Stratix® 10 GX/SX器件名称

F2112

NF48

(47.5x47.5 mm2)

F2397

UF50

(50x50 mm2)

F2912

HF55

(55x55 mm2)

GX 400/

SX 400

     

GX 650/

SX 650

     

GX 850/

SX 850

736, 16, 360, 48    

GX 1100/

SX 1100

736, 16, 360, 48    

GX 1650/

SX 1650

  704, 32, 336, 96  

GX 2100/

SX 2100

  704, 32, 336, 96  

GX 2500/

SX 2500

  704, 32, 336, 96 1160, 8, 576, 24

GX 2800/

SX 2800

  704, 32, 336, 96 1160, 8, 576, 24

GX 4500/

SX 4500

    1640, 8, 816, 24

GX 5500/

SX 5500

    1640, 8, 816, 24
1 27x27乘法器数量是18x19乘法器数量的一半。
2 所有封装均为1.0 mm间距的球栅阵列。
3 高压I/O管脚用于3 V和2.5 V接口。
4 每个LVDS对都能配置成一个差分输入或差分输出。
5 高压I/O管脚和LVDS对包含在通用I/O数中。收发器另外计数。
6 每个封装列队列中的所有器件提供管脚移植(一般电路板空间)。
7 Intel® Stratix® 10 GX可管脚移植到同一封装中的 Intel® Stratix® 10 SX器件。