仅对英特尔可见 — GUID: ewa1399485865935
Ixiasoft
产品终止通知
1. Intel® FPGA SDK for OpenCL™ Pro Edition最佳实践指南介绍
2. 查看您Kernel的report.html文件
3. OpenCL内核设计概念
4. OpenCL内核设计最佳实践
5. 分析(Profiling)您的内核来识别性能瓶颈
6. 提高单个Work-Item内核性能的策略
7. 提高NDRange内核数据处理效率的策略
8. 提高存储器访问效率的策略
9. 优化FPGA面积使用的策略
10. 优化英特尔 Stratix 10 OpenCL设计的策略
11. 提高主机应用程序性能的策略
12. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南存档
A. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南修订历史
仅对英特尔可见 — GUID: ewa1399485865935
Ixiasoft
5.9. Intel® FPGA Dynamic Profiler for OpenCL™ 限制
Intel® FPGA dynamic profiler for OpenCL™ 有一些限制。
- Profile数据在OpenCL程序或者多个器件之中并不持久。
您可以请求仅从单个OpenCL程序或者单个器件来的profile数据。如果您的主机将一个新的内核程序从FPGA调进和调出,Profiler就不会保存该profile数据。
- 执行期间为主机读取所有分析数据,并且在器件上存储的时间长度只够下一次读回时进行读取。新设计的任何重新编程或者重新启动同一设计都会生成新的分析数据,并擦除之前可能存在的任何数据。
- 通过性能计数器注入(Instrumenting)Verilog代码可以增加硬件资源使用率(即,FPGA面积使用率)并且通常也会降低性能。
有关通过通过性能计数器注入Verilog代码的更多信息,请参阅 Intel® FPGA SDK for OpenCL™ 编程指南的通过性能计数器注入内核流水线小节。