仅对英特尔可见 — GUID: mwh1391807512179
Ixiasoft
产品终止通知
1. Intel® FPGA SDK for OpenCL™ Pro Edition最佳实践指南介绍
2. 查看您Kernel的report.html文件
3. OpenCL内核设计概念
4. OpenCL内核设计最佳实践
5. 分析(Profiling)您的内核来识别性能瓶颈
6. 提高单个Work-Item内核性能的策略
7. 提高NDRange内核数据处理效率的策略
8. 提高存储器访问效率的策略
9. 优化FPGA面积使用的策略
10. 优化英特尔 Stratix 10 OpenCL设计的策略
11. 提高主机应用程序性能的策略
12. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南存档
A. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南修订历史
仅对英特尔可见 — GUID: mwh1391807512179
Ixiasoft
8.2.2.1. 异构存储器缓冲区
可以在包含多个全局存储器类型(例如,DDR、QDR和片上上RAM)的FPGA板上执行您的内核。
如果您的FPGA板提供异构全局存储器类型,请记得它们以不同的效率处理不同的存储器访问。
例如:
- DDR SDRAM用于较长的顺序访问。
- QDR SDRAM用于随机访问。
- 片上RAM用于随机低延迟访问。
关于如何分配全局存储器中缓冲区,以及如何修改您的主机应用程序来使用异构缓冲区的更多信息,请参阅 Intel® FPGA SDK for OpenCL™ 编程指南中指定全局存储器中的缓冲取位置和对全局存储器的手动分区分配OpenCL缓冲区部分。